Циклического кода (9,5)

Наглядным отображением процессов, происходящих от такта к такту в схеме цифрового кодера циклического кода (9,5) может служить таблица 1 состояний триггеров этого кодера. Она приведена на стр.9 для случая, когда исходная информационная кодовая комбинация G(x) имеет вид 10110, а порождающий многочлен Р(х) представлен комбинацией 10011 (или ). Поясним, как заполняется таблица состояний.

Обратимся к схеме кодера циклического кода (9,5) на стр.9. Перед началом работы схемы, в исходном состоянии, все четыре триггера Т1, Т2, Т3, Т4 обнулены, т.е. в каждом из них записан сигнал 0. В процессе работы кодера, с первого по пятый такт, включительно, на схему И₂ подается управляющий сигнал низкого уровня, т.е. сигнал 0, а на схему И₁ - управляющий сигнал высокого уровня, т.е. сигнал 1. Начиная с шестого такта и до конца работы кодера, т.е. по девятый такт включительно, управляющие сигналы, подаваемые на схемы И₁ и И₂ инвертируются, т.е. теперь на схему И₂ поступает управляющий сигнал 1, а на схему И₁ - управляющий сигнал 0. За девять тактов работы кодера на его выходе должна быть сформирована комбинация циклического кода, в нашем случае это будет F(x)=101101111.

Рассмотрим работу кодера (9.5) на первом такте. Сигнал 1, соответствующий старшему разряду (крайний символ слева) информационной кодовой комбинации G(x)=10110, поступает на вход схемы ИЛИ и на вход сумматора С₂ по mod2. Поскольку изначально все триггеры Т1, Т2, Т3, Т4 схемы кодера обнулены, то на первом такте работы кодера сигнал 0 с выхода триггера Т4 поступает на первый вход схемы И₂ и на второй вход сумматора С₂ по mod2. С учетом того, что на первом входе сумматора С₂ имеется сигнал 1, на выходе этого сумматора также формируется 1, соответствующий сигнал при этом направляется на первый вход схемы И₁. На второй вход этой схемы поступает управляющий сигнал высокого уровня, т.е. сигнал 1. В результате на выходе схемы И₁ формируется сигнал 1, который следует на вход триггера Т1 и на вход сумматора С₁ по mod2. Под действием тактового импульса в триггер Т1 записывается сигнал 1, а сигнал 0, который изначально был записан в триггере Т1, поступает на второй вход сумматора С₁ по mod2. На выходе этого сумматора формируется сигнал 1, который под действием тактового импульса записывается в триггер Т2. Соответственно, сигнал 0, который изначально был записан в триггере Т2, под действием тактового импульса переписывается в триггер Т3. Наконец, сигнал 0, который изначально был записан в триггере Т3 переписывается с помощью тактового импульса в триггер Т4.

Таким образом, на первом такте работы кодера циклического кода (9,5) имеют место следующие состояния триггеров: в Т1 и Т2 записан сигнал 1, а в Т3 и Т4 - сигнал 0.

Остается определить, какой сигнал направляется в канал связи. Обратимся к работе схем И₂ и ИЛИ. На первый вход схемы И₂ поступает управляющий сигнал низкого уровня - сигнал 0, а на второй вход - сигнал 0 с выхода триггера Т4, изначально записанный в этом триггере. В итоге схема И₂ выдает на выходе сигнал 0, который направляется на вход схемы ИЛИ. С учетом того, что на другой вход схемы ИЛИ поступил сигнал 1 информационной кодовой комбинации G(x), на выходе схемы ИЛИ имеет место сигнал 1. Он является выходным сигналом кодера циклического кода (9,5) на первом такте его работы.

Данные о состоянии триггеров Т1, Т2, Т3 и Т4, а также- о выходном сигнале на выходе кодера показаны в первой строке таблицы.

Рассмотрим второй такт работы кодера циклического кода (9,5). Сигнал 0, соответствующий второму разряду информационной кодовой комбинации G(x)=10110, поступает на вход схемы ИЛИ и на вход сумматора С₂ по mod2. На второй вход сумматора С₂ поступает сигнал 0, который был записан в триггере Т4 на предыдущем (первом) такте работы кодера. В итоге, на выходе сумматора С₂ по mod2 формируется сигнал 0, который направляется на первый вход схемы И₁. Поскольку на втором входе этой схемы имеется управляющий сигнал высокого уровня - сигнал 1, то на выходе схемы И₁ формируется сигнал 0, который следует на вход триггера Т1 и на вход сумматора С₁ по mod2. Под действием тактового импульса в триггер Т1 записывается сигнал 0, а сигнал 1, который до этого был записан в триггере Т1 на предыдущем (первом) такте работы кодера, поступает на второй вход сумматора С₁ по mod2. В результате, на выходе этого сумматора формируется сигнал 1, который под действием тактового импульса записывается в триггер Т2. Сигнал 1, ранее записанный в триггере Т2 на первом такте работы кодера, под действием тактового импульса переписывается в триггер Т3. Соответственно, сигнал 0, который ранее был записан в триггере Т3 на первом такте работы кодера, переписывается с помощью тактового импульса в триггер Т4.

Таким образом, на втором такте работы кодера состояние триггеров таково: в Т1 записан сигнал 0, в Т2 и Т3 - сигнал 1, в Т4 - сигнал 0.

Найдем сигнал, выдаваемый кодером в канал связи на втором такте работы кодера. На первый вход схемы И₂ по-прежнему поступает управляющий сигнал низкого уровня, т.е. сигнал 0, а на второй вход - сигнал 0 с выхода триггера Т4, записанный в нем на предыдущем (первом) такте работы кодера. Тогда на выходе схемы И₂ имеет место сигнал 0, поступающий на вход схемы ИЛИ. Поскольку при этом на другом входе схемы ИЛИ имеется сигнал 0информационной кодовой комбинации G(x), то в канал связи на втором такте работы кодера направляется сигнал 0.

Сведения о состоянии триггеров Т1, Т2, Т3 и Т4, а также - о выходном сигнале кодера на втором такте его работы представлены во второй строке таблицы.

Обратимся к работе кодера циклического кода (9,5) на третьем такте. Сигнал 1, соответствующий третьему разряду информационной кодовой комбинации G(x)=10110, поступает на вход схемы ИЛИ и на вход сумматора С₂ по mod2. На второй вход сумматора С₂ по mod2 поступает сигнал 0, который был записан в триггере Т4 на предыдущем (втором) такте работы кодера. На выходе сумматора С₂ по mod2 формируется сигнал 1, который направляется на первый вход схемы И₁. На второй вход этой схемы подается управляющий сигнал высокого уровня, т.е. сигнал 1. Поэтому на ее выходе формируется сигнал 1, который поступает на вход триггера Т1 и на вход сумматора С₁ по mod2. Под действием тактового импульса сигнал 1 записывается в триггер Т1, а сигнал 0, который ранее был там записан на предыдущем (втором) такте работы кодера, воздействует на второй вход сумматора С₁ по mod2. На выходе этого сумматора формируется сигнал 1, который под воздействием тактового импульса записывается в триггер Т2. Сигнал 1,записанный в этом триггере на втором такте работы кодера, под действием тактового импульса переписывается в триггер Т3. Соответственно, сигнал 1, который ранее был записан в триггере Т3 на втором такте работы кодера, с помощью тактового импульса переписывается в триггер Т4.

Таким образом, на третьем такте работы кодера во всех триггерах Т1, Т2, Т3 и Т4 регистра сдвига оказываются записанными сигналы 1.

Определим сигнал на выходе кодера (9,5) на третьем такте его работы. Для этого просмотрим сигналы на выходах схем И₂ и ИЛИ. На первый вход схемы И₂ поступает управляющий сигнал низкого уровня, сигнал 0, а на второй вход - сигнал 0 с выхода триггера Т4, записанный там на предыдущем (втором) такте работы кодера. В итоге, на выходе схемы И₂ формируется сигнал 0, направляемый на вход схемы ИЛИ. На другой вход схемы ИЛИ поступает сигнал 1 информационной кодовой комбинации G(x). Тогда на выходе схемы ИЛИ имеет место сигнал 1. В итоге, на третьем такте работы кодера циклического кода в канал связи направляется сигнал 1.

Сведения о состоянии триггеров Т1, Т2, Т3 и Т4, а также - о выходном сигнале кодера циклического кода (9,5) на третьем такте его работы фиксируются в третьей строке таблицы.

Работа кодера циклического кода (9,5) на четвертом и последующих тактах работы рассматривается совершенно аналогично вышеизложенному. При этом, следует помнить, что при формировании сигналов на выходах сумматоров С₁ и С₂ по mod2 и на выходе схемы И₂ в каждом рассматриваемом такте работы кодера должны учитываться сигналы, записанные соответственно в триггерах Т1 и Т4 на предыдущем (по отношению к рассматриваемому) такте.

Начиная с пятого такта работы кодера, на его вход, после окончания информационной последовательности G(x), поступает сигнал 0. Это позволяет сохранить логику рассмотрения работы схемы кодера такой, какой она представлена выше.

Не следует также упускать из виду, что с пятого по девятый такты работы кодера циклического кода (9,5) на соответствующий вход схемы И₂ подается управляющий сигнал высокого уровня, т.е. сигнал 1, тогда как на аналогичный вход схемы И₁ подается управляющий сигнал низкого уровня, т.е. сигнал 0.

По окончании заполнения всех строк и граф таблицы состояний триггеров кодера циклического кода (9,5) следует убедиться в том, что с первого по пятый такты работы кодера (включительно) в графе F(x) записана информационная кодовая группа G(x) (в нашем примере это 10110), а с шестого по девятый такт (включительно) - остаток от деления R(x) (в нашем примере это 1111). Если это не так, то необходимо проверить правильность заполнения таблицы, начиная с первого такта.