Интерфейсы системы Multibus
К интерфейсам данного типа относят несколько интерфейсов различного уровня стандартизации, совместимых логически снизу вверх по числу используемых линий адреса (от 16 до 24), данных (от 8 до 16), арбитража и прерываний. Интерфейсы имеют различные варианты конструктивной реализации, в основном соответствующие стандарту МЭК 297-3 (Европлаты). Модули чаще всего объединены на унифицированном основном каркасе, но при их увеличении магистраль основного каркаса соединяется гибкими ленточными кабелями с магистралями дополнительных каркасов.
Интерфейс IEEE P-796 наиболее близок к исходному интерфейсу Multibus фирмы Intel. Для магистрали выбран двухрядный 86-контактный разъем прямого сочленения, расположенный на длинной стороне платы. В спецификации приведены временные диаграммы операций и структуры сопряжений модулей в различных режимах передачи данных.
Интерфейс AMS-bus. По предложению ФРГ была разослана в качестве проекта международного стандарта спецификация на интерфейс, в основном аналогичный IEEE P-796, с реализацией на Европлатах двух размеров и разводкой магистрали по рем рядам одного разъема. По сравнению с интерфейсом Р-796 число линий адреса увеличено до 24 и оговорены функции второго разъема.
Оба интерфейса приняты МЭК с единым протоколом и структурой.
Интерфейс И41 СМ ЭВМ является вариантом исходного интерфейса Multibus с сохранением состава линий и их функций. Конструкция модулей – двойная Европлата СМ ЭВМ (ЕЗ) с двумя разъемами типа СНП59-96. На базе стандарта выпускается набор модулей широкой номенклатуры для организации объектно-ориентированных АСУТП, микроЭВМ СМ1800 и СМ1810 различных модификаций.
Интерфейс MPST является основой МВС управления ряда технологических процессов и информационных систем. По составу линий, протоколу и деталям работы интерфейс MPST похож на интерфейс Multibus. Некоторые упрощения (сокращение числа линий адреса, сигналов прерывания) позволили снизить общее число линий интерфейса до64. Используется плата Е2 с двумя разъемами, в которых задействованы только по 32 четных контакта в двух крайних рядах разъема С96. Интерфейс рассматривается как стандарт для некоторых отраслей промышленности.
Интерфейс ИК1 стандартизирован в рамках систем Микродат (КТС ЛИУС-2). Содержит раздельные 8-разрядные шины данных и 19-разрядные шины адреса, три старших разряда которых служат для выборки каркаса. Интерфейс может обеспечивать мультипроцессорный режим. Запросы и разрешения доступа к магистрали передаются по индивидуальным линиям. Модули унифицированы, используются платы 235*160 мм с одним или двумя 72-контактными печатными разъемами. На каркасе установлены розетки с многопроволочным контактом типа РПП72. На основе интерфейса создано несколько объектно-ориентированных систем АСУТП различного назначения.
Интерфейс IEEE P-796. Машиннонезависмый интерфейс является стандартизированным IEEE вариантом интерфейса Multibus. Интерфейс практически является стандартом для сосредоточенных МВС (главным образом для АСУТП) на базе одноплатных микроЭВМ различных архитектур. Стандарт поддерживают многочисленные фирмы, выпускающие большое количество совместимых с интерфейсом одноплатных модулей различного назначения.
Интерфейс (табл. 14.7.) позволяет использовать 8- и 16-разрядные задатчики и исполнители; расширенные конфигурации систем, компоненты которых имеют одинаковые адреса; параллельную и последовательную схемы арбитража; внеинтерфейсные и интерфейсные векторные прерывания.
Таблица 14.7. Характеристика линий интерфейса IEEE P-796
| Наименование | Обозначение | Назначение |
| Передача данных | ||
| Адрес | ADRO…ADRI3 | Выбор исполнителя |
| Данные | DATO…DATP | Передача и прием данных |
| Разрешение старшего байта | BHEN | Указание о двухбайтовой передаче |
| Управление передачей данных | ||
| Запись в память | MWTC | Признак выдачи адреса и данных для записи в память |
| Чтение из памяти | MRDC | Признак выдачи адреса для считывания данных из памяти |
| Запись в порт | IOWC | Признак выдачи адреса и данных для записи в порт |
| Чтение из порта | IORC | Признак выдачи адреса для считывания из порта |
| Подтверждение передачи | XACK | Признак завершения операции чтения или записи |
| Запрет обращения | INX1, INX2 | Признаки операций запрета обращения по адресам ОЗУ, ПЗУ, ПВВ (порт ввода-вывода) |
| Синхронизации и арбитража приоритетов | ||
| Синхронизация шины | BCLK | Для схем приоритетного арбитража |
| Постоянная частота | CCLK | Для системных модулей |
| Занятость шины | BUSY | Указание другим задатчикам |
| Запрос шины | BREQ | Признак того, что задатчик требует управления шиной |
| Общий запрос шины | CRRQ | Указание текущему задатчику, что другому требуется шина |
| Запросы прерывания | INTO…INT7 | Передача от ПУ запроса соответствующего уровня приоритета |
| Вход разрешения приоритета | BPRN | Передача данному задатчику разрешения управления шиной |
| Выход разрешения приоритета | BPRO | Передача через задатчик разрешения управления шиной |
| Управления состоянием системы | ||
| Начальная установка | INIT | Установка в исходное состояние |
| Питание | ||
| Основное питание | +15V +12V -12V | Восемь шин питания Две шины питания Две шины питания |
| Основная земля | GND | Восемь шин земли |
В табл. 14.7 приведены линии основного разъема; линии дополнительного разъема используются для дополнительных сигналов управления, электропитания, внутримодульных и межмодульных связей.
Система Multibus 11. Система представляет собой новую архитектуру магистралей, предложенную в рамках концепции “открытой системы”, разработанной фирмой Intel. Система основана на использовании идей взаимодополняющих нескольких шин, заложенных в Multibus 1, введение новых шин для улучшения рабочих характеристик системы в целом, особенно возможностей обработки данных, обеспечения мультипроцессорной работы и повышения надежности микропроцессорных МВС широкого диапазона производительности.
Структура каждой магистрали не зависит от типа процессора и учитывает требования последующих разработок. Основные характеристики Multibus 11 позволяют использовать систему для МВС различных типов.
Система Multibus 11 (рис. 14.6.1.) содержит пять независимых магистралей, две из которых. ISBX и MDMA используются в Multibus 1: IPSB – параллельная системная межмашинная; ILBX11 – параллельная локального расширения; ISSB – последовательная системная; ISBX (IEEE P-959) – параллельная расширения ввода-вывода; MDMA – параллельная каналов прямого доступа к памяти.
 |
Рис. 14.6.1. Магистрали системы Multibus 11
Система Multibus 11 определяет межмодульную связь и протоколы передачи данных и позволяет при проектировании МВС выбирать необходимую комбинацию из этих пяти интерфейсов.
Одновременное использование магистралей IPSB, ILBX11, MDMA обеспечивает суммарную пропускную способность 96 Мбайт/с (IPSB – 40 Мбайт/с; ILBX11 – 48 Мбайт/с; MDMA- 8 Мбайт/с; ISBX – 10 Мбайт/с; ISSB – 2 Мбайта/с) без учета скорости передачи по магистрали ISBX, предназначенной специально для организации ввода-вывода.
Параллельные магистрали используют синхронное стробирование, повышающее помехоустойчивость. Соединители Р1 и Р2 (в варианте исполнения на 96 контактов) соответствуют стандарту DIN IEC 603-2.
Магистрали IPSB и ILBX11 содержат контрольные разряды по четности, а магистраль ISSB использует 16-разрядный код циклического избыточного кодирования.
Географическая адресация применяется в магистралях IPSB и ILBX11. На каждой плате имеются адресуемые регистры межсоединений, содержащие информацию о типе платы, варианте использования. Это позволяет с помощью соответствующих средств осуществлять дистанционное или локальное обнаружение ошибок.
Логические схемы арбитража реализуют два алгоритма децентрализованного кодового управления: по высшему приоритету и в порядке запроса при равенстве приоритетов.
Структура магистрали IPSB и концепция виртуальных линий прерывания обеспечивает для 20 модулей 255 источников и 255 приемников прерывания. Каждый модуль имеет свой адрес прерывания. Цикл прерывания магистрали позволяет любому модулю послать прерывание другому модулю с указанием в сообщении адреса источника и получателя. Другим решением является структура прерывания в псевдопамяти, где модуль источника записывает сообщение в пространстве адреса получателя для включения прерывания, что обеспечивает необходимое число виртуальных линий.
Передача сообщений со стандартным форматом и режимами обмена между процессорами по магистралям IPSB и ISSB позволяет использовать в мультипроцессорных системах новые технологии без изменения логики управления.
Магистраль ISSB является последовательным вариантом магистрали IPSB. Магистраль содержит максимум 32 ответвления на максимальной длине 10 м. Протокол магистрали CSMD/CD. Физический интерфейс образован двумя линиями, которые являются частью разъемного соединителя магистрали IPSB.
Основной магистралью Multibus 11 является магистраль IPSB. Мультиплексная структура магистрали имеет 8-, 16- или 32-разрядную сетку адреса и данных. Девять сигналов управления принимают различные значения в зависимости от типа выполняемой операции. Шесть сигналов арбитража служат дополнительно для начального запуска системы. Все сигналы магистрали синхронизируются с периодом тактового импульса. Обмен данными осуществляется по принципу «Запрос-Ответ».
В Multibus 11 применяются два типа типоразмера Европлат (233*220 и 100*220 мм).
Технические характеристики системы Multibus 11 рассмотрены и изучены многочисленными промышленными фирмами, часть из которых инициировала разработку интерфейсных БИС и микропроцессорных МВС.