Полный одноразрядный сумматор

Таблица истинности полного одноразрядного сумматора выглядит следующим образом:

ai	bi	Pi-1	Si	Pi

где a_i, b_i — разряды первого и второго числа соответственно, P_i-1 — заем из младшего разряда, S_i — результат суммы, P_i — перенос в старший разряд.

Карта Карно в этом случае примет следующий вид:

Si		Pi
Pi-1\ai bi						Pi-1\ai bi
0

Для реализации Si используем четыре трехвходовых элемента И-НЕ и один трехвходовой элемент ИЛИ

Для реализации Pi используем три двухвходовых элемента И-НЕ и один трехвходовой элемент ИЛИ

К комбинационным устройствам относятся арифметико-логические устройства: центральная часть любого операционного блока, любого микропроцессора; программируемые логические матрицы.

Быстродействие комбинационных устройств

Ограниченное быстродействие комбинационных устройств приводит к возникновению опасных состязаний. Следующий рисунок поясняет работу комбинационного устройства в динамическом режиме.

С
		t
x1
	t
x2
	t
x3
	t
y
	t
y = x1x2+x3 n	n+1
x1x2
tз ср		t
x1x2
tз ср		t
y = x1x2+x3
			t

Рис. 1.4.5 Явление появления опасных состязаний и способ борьбы с ним

Способы борьбы с опасными состязаниями:

1. Исключение возможности одновременного изменения всех входных переменных;

2. Использование низкочастотных фильтров на выходе комбинационного устройства;

3. стробирование комбинационного устройства на время возможности опасного состязания:

y = x₁x₂+x₃+С

Эквивалентная схема приведена на рис. 1.4.6.

Рис. 1.4.6Эквивалентная схема логического элемента с реальным временем задержки срабатывания.

Последовательностные устройства

В отличии от комбинационных устройств, состояние выходов последовательностного устройства определяется не только состоянием входов в данный момент дискретного времени, но и состоянием входов и выходов устройства в предшествующий момент дискретного времени. Отсюда основное различие в описании последовательностных устройств: в описании работы последовательностного устройства обязательно присутствует переменная, имеющая смысл дискретного времени. Табличная форма описания последовательностного устройства называется таблицей состояний. Для последовательностного устройства очень важным является описание работы с помощью графика состояний. И еще одна форма описания: с помощью графа состояний.

Первая группа последовательностных устройств

Триггеры

Триггером называют логическое устройство с двумя устойчивыми состояниями, и, поскольку устойчивых состояний два, то триггер — это классический бистабильный элемент.

· R-S триггер (Reset-Set)

Таблица состояний R-S триггера:

Rn	Sn	Qnm	Qnm
0		Qn	Qn
		-	-

Обозначение на электрических принципиальных схемах:

Реализация R-S триггера в базисе лабораторного макета представлена на рис. 1.5.1

Таблица состояний R-S триггера

An	Bn	Cn+1	Dn+1
		-	-
		Cn	Dn

Рис. 1.5.1схема электрическая принципиальная

R-S триггера

· Триггер типа D (Deleay)

Обозначение на электрических принципиальных схемах:

Таблица состояний триггера типа D

Dn	Cn	Qn+1	Qn+1
0		Qn	Qn
1		Qn	Qn

здесь С — вход синхронизации: на него подается тактовая частота соответствующая сетке дискретного времени:

при С = 1, на выход поступает информация со входа D.

Реализация синхронного D-триггера в базисе макета представлена на рис. 1.5.2

D

C

B

A

&

&

&

&

Таблица состояний синхронного

D-триггера:

An	Bn	Cn+1	Dn+1
		Cn	Dn
		Cn	Dn

Рис. 1.5.2Схема электрическая принципиальная синхронного D-триггера

· Асинхронный D-триггер реализуется либо по трехтриггерной схеме,

либо по схеме М-S ('мастер-слуга' — master-slave). Обратная связь в асинхронном D-триггере превращает его в T-триггер (time).

· Т-триггер:

Q_n+1 = Т Q_n+ Т Q_n

Обозначение на электрических принципиальных схемах:

T
						t
Q
						t
n	n+1	n+2	n+3	n+4	n+5

Рис. 1.5.3Временная диаграмма состояний входа и выхода Т-триггера

Т-триггер — логическое устройство с двумя устойчивыми состояниями, изменяющее свое состояние на противоположное всякий раз, когда на входе триггера появляется соответствующий активизирующий уровень.

Т-триггер — это счетный триггер, на котором могут быть реализованы различные виды счетчиков.

· J-K-триггер

Всякий раз изменяет свое состояние на противоположное, когда на входах J и K одновременно появляется активизирующий уровень, в остальных случаях вход J эквивалентен входу R, а вход K — входу S в R-S-триггере.

Обозначение на электрических принципиальных схемах:

Таблица состояний J-K-триггера выглядит следующим образом:

Jn	Kn	Qn+1	Qn+1
		Qn	Qn
		Qn	Qn

Здесь входы R и S входы начальной установки (приоритетные входы), J_1-3 и K_1-3 — трехвходовые элементы И (&), С — вход синхронизации, V — вход включения (выключения) элемента.

Счетчики

Характеризуется в основном двумя параметрами:

1. Число пересчета (число устойчивых состояний счетчика):

К_{сч max} = 2ⁿ;

2. Время установления счетчика — это интервал времени, за который все разряды принимают требуемые устойчивые состояния.

Классификация счетчиков.

Счетчики бывают прямого счета (суммирующие), обратного счета (вычитающие) и с управлением направления отсчета (реверсивные). По структурной классификации счетчики делятся на счетчики последовательного счета, параллельные счетчики и параллельно-последовательные.

· Последовательные счетчики.

Схема счетчика прямого счета (суммирующего) представлена на рис. 1.5.4

Рис. 1.5.4 Схема счетчика прямого счета, построенного на Т-триггерах

Граф состояний последовательного счетчика:

Твх

Твх

А

А

В

В

С

С

восемь устойчивых состояний счетчика

Осуществление межразрядной коммутации в реверсивном счетчике последовательного счета представлено на рис. 1.5.5

(-)

(+)

Рис. 1.5.5 Реализация межразрядной коммутации в реверсивном счетчике последовательного счета

Таймер — это устройство обратного счета, секундомер — прямого счета.

· Счетчики с требуемым коэффициентом пересчета.

Рассмотрим счетчик суточного пересчета часов. Сначала обратимся к формальному правилу коэффициента пересчета:

k_сатр<2ⁿ, где n=6;

используем двоично-десятичный код:

0000 00 — 64 состояния, из которых 40 оказываются лишними.

^{единицы десятки}

0000 10

1248 12 — веса разрядов

tуст max

Таблица состояний счетчика суточного пересчета часов

t00

t01

t02

t03

t04

t05

t06

t07

t08

t09

t10

t11

t12

t13

t14

t15

t16

t17

t18

t19

t20

t21

t22

t23

Q00

Q10

Q20

Q30

Q01

Q02

В этой таблице отсутствуют 40 лишних состояний, вот некоторые из них:

0101 00

1111 00

0101 10

1111 10

0010 01

1111 11

Рис. 1.5.6Схема электрическая принципиальная счетчика суточного пересчета часов

Пояснения к схеме:

Четырехвходовой элемент Ина схеме обеспечивает дешифрацию первого лишнего состояния счетчика: 0101 из первой и второй групп лишних состояний. В результате чего тетрада устанавливается в состояние 0000, исключая тем самым первые две группы лишних состояний. Шестивходовой элемент И обеспечивает дешифрацию первого лишнего состояния из третьей группы кодов: 0010 01 (24 часа) и через элемент ИЛИ устанавливает весь счетчик в состояние 0000 00, исключая тем самым третью группу лишних состояний.

Примечание: поскольку в схеме присутствует декадный счетчик, то его работу необходимо рассмотреть отдельно.

Время установления последовательного счетчика (Т_уст):

Т_уст = n ^. t_уст,

где n — число разрядов, а t_уст — время установления одного разряда.

Существенное время установления последовательного счетчика ограничивает сферу их применения. Альтернативой служит параллельный счетчик.

· Параллельный счетчик (счетчик со сквозным переносом)

Рис. 1.5.7 Схема электрическая принципиальная параллельного счетчика

Реализация параллельного счетчика высокой разрядности строится по параллельно-последовательной схеме: например, четырехразрядный параллельный счетчик последовательно соединен с четырехразрядным последовательным.

Регистры

Регистры делятся на параллельные, последовательные и параллельно-последовательные.

Типовой ячейкой параллельного регистра является R-S-триггер.По виду загрузки информации различают однофазный способ записи информации, когда используется один из установочных входов ячейки и парафазный способ записи информации, когда используются оба установочных входа с прямым и инверсным представлением информации, записываемой в данный разряд регистра.

Параллельные регистры предназначены для записи, хранения и считывания информации в форме параллельного двоичного кода. Число разрядов параллельного регистра равно числу разрядов информационного слова, с соответствующим поразрядным расположением регистра.

Последовательные регистры предназначены для записи, хранения, преобразования и считывания информации в форме двоичного кода, в частности, последовательный регистр обеспечивает преобразование унитарного двоичного кода в параллельный при сдвиге в последовательном регистре двоичного числа на один разряд вправо, если младший разряд слева, и оно увеличивается вдвое, при сдвиге влево — уменьшается вдвое (еще одна форма преобразования в последовательном регистре). Основным видом ячейки последовательного регистра является D-триггер.

Пример: рассмотрим четырехразрядный последовательный регистр, схема которого приведена ниже.

Рис. 1.5.8 Схема электрическая принципиальная последовательного четырехразрядного регистра со сдвигом вправо

Для сдвига влево необходимо выход B связать со входом D.

Используя двухвходовой мультиплексор, можно сделать перекоммутацию межразрядных связей, в результате чего регистр станет осуществлять сдвиг как вправо, так и влево, если при этом использовать установочные входы разрядов регистра, то такой регистр становится параллельно-последовательным или универсальным.

Таблица состояний регистра имеет следующий вид:

Уст."0"	Такт	"D"	A	B	C	E

Дискретизация времени осуществляется по вертикали.

Используя регистр сдвига и сумматор можно реализовать генератор псевдослучайной импульсной последовательности или датчик случайных чисел.