Дәріс. Сандық сигналды процессорлардың архитектуралық ерекшеліктері
Дәріс мазмұны:сигналды процессорлардың типі мен белгіленуі, оның архитектурасының ерекшеліктері, параллельді өңдеу әдісі.
Дәріс мақсаты:сандық сигналды процессорлар типін үйрену, кілттік архитектуралық ерекшеліктерді дұрыс қолдана алуды және оны түсінуді үйрену, және де заманауи параллельді өңдеу әдісін үйрену
Сигналды процессорлар (СП) – бұл қазіргі уақыттағы ақпараттық және байланыстық желі мен жүйедегі сигналдарды өңдеуі, түрлендіруі және түзілуі үшін арналған құрылғы. Олардың басты ерекшелігі – үлкен массивті мәліметтерді өңдеуі. Өңдейтін сигналдар мен СП элементті базасы түрі бойынша аналогты және сандық болып бөлінді.
Сандық сигналды процессорлар (ССП) арнайы (программаланбайтын) өте үлкен интегралдық сұлба (ӨҮИС) немесе әмбебап ӨҮИС түрінде орындала алады. Арнайы процессорларға жатады, мысалы, Фурьенің жылдам түрлендіргіш процессоры, жиілік синтезаторы, кодер және т.б. Әмбебеп процессорларға жататындар:
1) Логикалық сұлбалар (ПЛИС – программаланатын логикалық интегралдық сұлбалар);
2) Программаланатын сандық сигналды процессорлар шет ел аббревиатурасымен аталатын DSP ( Digital Signal Processor);
3) транспьютерлер.
Әмбебап процессордың арнайы процессорға қарағанда артықшылығы кристалдың жоғары емес бағасы кезінде әртүрлі жүзеге асырылатын мүмкіншілігі болып табылады.
ССП өндірілуі мен архитектурасына бойынша үлкен ақпараттық массивтерді өңдеуді жүргізуге болатын транспьютерге біршама жақын. ТранспьютерRISC(Reduced Instruction Set Computer) архитертурасы бар процессорға ие, яғни қысқартылған команда жинағы барядро, бір секунд ішінде миллионнан асатын команда тезәрекеттілігі (MIPS) және параллель есептеуді қамтамасыз ететін аппаратты заттар. Транспьютердебасқа транспьютерлермен хабар алмасу үшін қызмет ететін төрт жоғарғы жылдамдықты байланыс каналы бар. Бұл төрт канал қиын байланысатын транспьютерлік желіні ұйымдастыра отырып, транспьютерлерді бір-бірімен байланысуға мүмкіндік береді. Транспьютерлер негізінде бөлінген жүйелер құрылады.
ПЛИС ССП-ға және транспьютерлерге қарағанда оңай және арзан, бірақ енгізу-шығару құрылғысы мен көптеген перифериялық құрылғыларды қажет етеді. ССП-ға қарағанда олардың шығарылымы аз.
Микропроцессор дамуының нәтижесі болған программаланатын ССПең көп таралымға ие, бірақ сандық сигналдарды өңдеу тапсырмасы үшін бейімделген архитектурасымен ерекшеленеді. ССп-ға қойылатын негізгі талаптар:
1) арифметикалық операциялардың жылдам орындалуы (жоғары тезәрекеттілік);
2) қазіргі уақыттағы үлкен көлемді есептеуі бар алгоритмді жүзеге асыру кезіндегі жоғары өндірілгіштік (алгоритм өңдеуінде көп уақыт дискретизация периоды).
Бұл талаптар келесідей ССП архитектуралық ерекшеліктерін қолдануы арқасында орындалуда:
1) гарвардтық архитектураны қолдану;
2) конвейерлі жұмыс режимін пайдалану;
3) арнайы көбейткіш құралы бары;
4) арнайы команда енгізілуі;
5) қысқа команда циклын ұйымдастыру.
Гарвардтық архитектура қолданудың икемділігі мен тезәрекеттілігін көтеруге мүмкіндік береді. Классикалық нұсқада ол мәліметтер мен программаларды әртүрлі есте сақтау құрылғыларында сақтауға жобалайды, ол команда қолдануы мен уақыттық таңдауды біріктіруге рұқсат етеді. Модифицияланған гарвардтық архитектурасы программа жадысы мен мәліметтер жадысы арасында алмастыруды құптайды, ол процессор мүмкіншілігін ұзартады, бұл кезде коэффициенттерді сақтау үшін бөлек тұрақты есте сақтау құрылғысын (ТЕСҚ) қажет етпейді. Мәліметтер шинасы (МШ) мен команда шинасының (КШ) болуы ортақ өндірісті жоғарылатыды.
Персоналды ЭЕМ және дәстүрлі микропроцессорлар неймановтық архитектураға ие, бұл жағдайда қадамдық, тактты-тізбекті команда орындалулары болады, мәліметтер мен командалар бір шина бойынша жіберілді.
Гарвардтық және неймановтық архитектура мысалдары 11 суретте көрсетілген.
Процессор Команда АдресіМәлімет Адресі |
Программа Мәліметтер жадысы жадысы |
Процессор Адрес Мәлімет Команда |
Команда және мәлімет жадысы |
11 сурет
Конвейерлі режим командалық циклдың (команда орындалу уақыты) ұзақтығын қысқарту үшін және ССП өндірілуінің жоғарылауы үшін пайдаланылады. ССП типіне байланысты конвейер 2-ден 11 аралығындағы этаптардан тұруы мүмкін. Бұл дегеніміз, 2 каскадты конвейер біруақытта екі команданы, 11 каскадты-он бір команданы өңдей алады. 12 суретте 3 каскадты конвейерлі режим мысалы көрсетілген, мұндағы алдын-ала нұсқа таңдауында дешифрлеу мен команда орындалуын еркін түрде алуға болады. Әрбір командалық циклде үш әртүрлі команда орындалуда.
![]() |
Алдын-ала нұсқа таңдауы Дешифрлеу Орындалуы |
N N+1 N+2
N-1 N N+1
N-2 N-1 N
12 сурет
12 суретте көрінетіндей, N-дік цикл жүрісінде процессор біруақытта N командасын жадыдан шығара, (N - 1) командасын декодерлей, (N - 2) командасын орындай алады.
Сандық сигналды өңдеудің негізгі операциясы көбейткіш және сложение болып табылады. Көбейткіш операциясы программалық формада еңбектіоперация болуы жеткілікті, сондықтан да аппараттық көбейткіш-жинағыш деп аталатын арнайы құрылғыдағы құбылмалы немесе тіркелген жылжымалы аппаратымен ССП-да жүзеге асырылады. Аппараттық көбейткішбір командалық цикл ішінде көбейткіш операциясын орындай алады. Мысалы, тіркелген үтірі бар процессорда мұндай көбейткіш бір такт ішінде (әдетте 25 нс) 2-ге дейінгі толықтыру түрінде көрсетілген екі 16-биттік бөлшек сандарды қабылдайды, және 32-биттік түрде есептеп шығарады. 13 суретте көбейткіш-жинағыштың әдеттегі конфигурациясы бейнеленген.
Х мәліметі |
Y мәліметі |
Xрегистрі |
Yрегистрі |
Р |
∑ |
Асс |
13 сурет
13 суретте көрсетілгендей, көбейткіштің кіріс көбейткіші бар Х және Ү жұп кіріс регистрі және көбейткіш нәтижесі бар Р (product – произведение) 32-биттік регистр өндіруі кұрамында бар. Р шығыс регистрі өнім жинақта- латын сумматор ( ∑ ) мен регистр-аккумулятордан (Acc) құралған екі нақтылы жинағышпен байланысады.
Арнайы команда қолданатындықтан командалық цикл санын қысқарту- ға болады. Мысалы, LTD командасы бір цикл ішінде үш команданы орындайды: жүктелу (LT), кешігу (DMOV), қосу (APAC). Заманауи ССП-да MACD командасы бар, ол бір командалық цикл ішінде төрт команда- ны орындай алады: жүктелу (LT), кешігу (DMOV), қосу (APAC) және көбейткіш (MPY).
Қазіргі кезде ССП командалық цикл ұзақтығы< 200 нс. 5 кестеде TMS320 сериялы Texas Instruments америкалық фирмасы шығаратын кейбір ССП уақыттық циклі көрсетілген.
5 к е с т е
Процессорлар | Цикл уақыты, нс |
TMS320C10 | |
TMS320C25 | |
TMS320C30 | |
TMS320C541 | |
TMS320C67* | |
TMS320C6202 |
Командалық цикл аздығы ССП-ның көптеген қосымша тапсырмалар шешімінің қолайлы құралы болады. Егер басқару жүйесінде жоғарғы жылдамдықты өңдеуді (жиілік дискретизациясы 1 кГц шамасында) қажет етпесе, онда жоғарғы жиілікті дискретизациялы тапсырма үшін 14 - 100 мГц (теледидарлық суреттерді өңдеу жүйесінде), қазіргі уақытта өңдеуді қамтамасыз ету үшін аз командалық циклы бар соңғы ұрпақ ССП-на қажетті.
ССП-ның есептегіш эффектісін жоғарылату үшін оның келесідей жаңа архитектуралары қолданылады:
1) SIMD (single instruction, multiple data – бір команда, көп мәлімет); мұндай архитектуралы процессорларда операциялық блоктар мен мәліметтер жіберу трактісінің бірнешеуі болады, сол себепті бір такт ішінде орындайтын команда операция санын үлкейте отырып, біруақытта мәліметтер блогын өңдеу үшін бірнеше операциялық блоктарды жібере алады;
2) VLIW (very large instruction word – өте үлкен ұзындықты командалық сөздер); бұл сөздер параллель фукциялайтын, бір тактты орындау үшін бірнеше операциялық блок қажет бірнеше қысқа командадан тұрады;
3) суперскалярлы өңдеу команда деңгейінде параллелизмді қолдану кезінде бір такт ішінде бірнеше команданы орындауға мүмкіндік береді.