Счетверенная двухвходовая схема выборки
Если контакт нормально замкнут, то Qi=Ai, при переключении ключей в нижнее положение Qi=Bi. Это и есть схема, счетверенная двухвходовая схема выборки. Приведенная схема обладает рядом существенных недостатков:
1. низкая скорость переключения (от 0,3 до 0, 05 сек.).
2. неопределенность состояния выхода и входа в момент времени, когда подвижный контакт уже отошел от нормально - замкнутого, но еще не дошел к нормально – разомкнутому.
3. при замыкании контактов в силу их упругости возникает так называемый «дребезг».
4. низкая надежность электромеханических переключателей (даже у лучших переключателей порядка 10 – 15 тысяч переключений).
5. высокая стоимость электромеханических переключателей.
Для преодоления всех этих недостатков были разработаны электронные бесконтактные переключающие устройства. Скорость переключения – 10-9 сек. Полная определенность при переключении, - количество переключений практически не ограничено, надежность – выше, цена – ниже.
На схемах электрических принципиальных счетверенную двухвходовую схему изображают:
Схемы имеют 10 входов и 4
выхода. Входа Ai и Bi называются информационными, то есть на них от внешнего источника подаются входные логические
E | SEL | Аi | Bi | Qi |
В | X | X | X | H |
Н | H | H | X | H |
Н | H | B | X | B |
Н | B | X | H | H |
Н | B | X | B | B |
сигналы, уровнем или 0, или 1. Вход SEL – выбор, если на него подать низкий уровень (Н), то Qi=Ai. Если SEL = 1, то Qi=Bi.
Е – управляющий вход – разрешение. Х – безразличное состояние.
Если Е=1, то схема отключена и независимо от того, чему равно А, В, и SEL, то Q=0 (H). Если Е=0, то схема включается, а состояние выхода Q определяется значением сигнала на входе SEL и информационных входах.
Мультиплексоры
Бывают двух, четырех, восьми и шестнадцати входовые схемы.
Состояние выхода Q однозначно определяется положением подвижного контакта, при переключении. На рисунке Q = A1.
На схемах электрически принципиально мультиплексор изображают:
Схема имеет 8 информационных входов D0 – D7 (на них подаются логические сигналы), 3 адресных входа A0 – A2, управляющий вход Е – разрешение. Прямой выход Q и инверсный выход .
Когда схема выключена, то есть Е=1, то независимо от того, чему равны все остальные входа схемы Q=0 ( ). Когда Е=0 схема включается и состояние выхода Q=Di в зависимости от значения адреса на входах А0, А1, А2.
При проектировании логических устройств может возникнуть необходимость в мультиплексировании большего числа входов, чем есть у выбранной схемы. Эта проблема возникает часто и не только при мультиплексировании. Она решается с помощью расширения или наращивания на основе более простых схем. При этом разработчик этих схем заранее предусмотрел возможность наращивания.
E | А2 | А1 | А0 | Q |
X | X | X | ||
D0 | ||||
D1 | ||||
D2 | ||||
D3 | ||||
D4 | ||||
D5 | ||||
D6 | ||||
D7 |
Рассмотрим, например, схему шестнадцатиразрядного мультиплексора, построенного на двух интегральных схемах восьмиразрядного мультиплексора.
![]() |
А3 | А2 | А1 | А0 |
. . . | . . . | . . . | . . . |
До тех пор, пока значение адреса не превышает 7 – старший разряд А3=0. Он подается на вход Е первой схемы и через инвертор на вход Е второй схемы, то есть первая схема включена, а вторая - отключена. Таким
образом, на первый вход схемы ИЛИ от второго мультиплексора поступает 0 независимо от состояния остальных входов этой схемы. А выход i – ой схемы равен значению, на который указывает 3 младших разряда адреса.
Сумматоры
Сумматоры – схема складывает четырехразрядное двоичное число Аi c четырехразрядным двоичным числом Вi и на выходе формирует двоичную сумму Si. Для расширения сумматора в схеме предусмотрен вход переполнения Пвх и выход переполнения Пвых. На схемах электрически – принципиальных изображают следующим образом:
![]() |
Рассмотрим пример сложения двух восьмиразрядных чисел.
СЭР – старший значащий разряд.
Если сумма Si ≥ 256 (28), то СЗР = 1. В противном случае – ноль. Вход левого сумматора принудительно обнулен, так как с этой стороны нет расширения.
Сумматоры являются одним из важных устройств, входящих в состав микропроцессора. На его основе построено арифметическое логическое устройство (АЛУ) процессора.
Компараторы
Компаратор (от латинского сравнивать) – определяет относительные значения двоичных чисел А и В и вырабатывает на входе сигналы, соответствующие соотношениям: A > B, A = B, A < B. Входы и выходы компаратора предусматривают возможность расширения.
Команды сравнения относятся к группе арифметических и обязательно входят в состав команд любого микропроцессора.
Двоичная арифметика
Так как информационные процессы в цифровых системах принимают значения только 0 и 1, то и представления данных осуществляется с помощью двоичных чисел. Сложение и вычитание двоичных чисел, а так же и все остальные арифметические действия выполняются по тем же правилам, что и в десятичной арифметике.
Сложение двоичных чисел
![]() |
Вычитание двоичных чисел
|
Умножение двоичных чисел
![]() |
Дополнительный код
Если нужно использовать числа со знаком, в ЭВМ используется специальный код. Применение его существенно упрощает аппаратные средства ЭВМ.
Изобразим условно ячейку памяти или регистр ЭВМ.
1 – имеет вес 16 (24).
Для представления знака числа принято соглашение о том, что если старший значащий разряд в числе равен нулю, то число положительное.
В остальных ячейках записывается второе параллельное число. Если старший разряд слова равен 1, то число является отрицательным, а в остальных рядах слова записано двоичное число в дополнительном коде.
Использование дополнительного кода позволяет операцию вычитания заменить сложением.
Выполним преобразование отрицательного числа (-9) в дополнительном коде:
· Преобразуем число 9 в двоичный эквивалент – 00001001. Слева допишем нули, если это необходимо до 8 – разрядного числа.
· Выполним разрядную операцию отрицания с этим числом (проинвертировать число). Операция сведется к замене 0 – 1, а 1 – 0.
Получим:
· К полученному числу прибавить 1.
Полученное число является дополнительным кодом отрицательного числа (-9). На это указывает 1 в старшем разряде.
обратные преобразования, записанные в дополнительном коде
Число отрицательное, т.к. на это указывает 1 в старшем разряде.
Выполняем инверсию этого числа: 00110010.
К полученному числу прибавляем 1.
Это число является модулем исходного числа, записанного в дополнительном коде.