Одноразрядные комбинационные полусумматоры

Лекция № 9

Тема: «Сумматоры. АЛУ»

Текст лекции по дисциплине: «Цифровые устройства и

микропроцессоры»

КАЛИНИНГРАД

Г

Содержание

Введение.

Учебные вопросы (основная часть):

1. Сумматоры

2. Арифметико-логическое устройство

Заключение

Литература:

Основная литература

Л.1. А.К.Нарышкин «Цифровые устройств и микропроцессоры»: учеб. пособие для студ. Высш. Учебн. Заведений/ А. К. Нарышкин, 2 – е изд. - Издательский центр «Академия», 2008г. с. 108-125, 267-283

Л.2. Ю.Ф. Опадчий, О.П. Глудкин, А.И. Гуров «Аналоговая и цифровая электроника», М.-Горячая линия- Телеком, 2000г. с. 603-623

Дополнительная литература

Л.5. Е.П. Угрюмов «Цифровая схемотехника», Санкт-Петербург, 2000г. с. 77-90

Л6. Ю.А. Браммер. И.Н.Пашук «Импульсные и цифровые устройства», М.-Высшая школа, 1999г. с. 275-284

Л9 Б.А.Калабеков «Цифровые устройства и микропроцессорные системы», М.: «Горячая линия - телеком», 2000 г. 143-151

Учебно-материальное обеспечение:

1. Полилюкс

2. Слайды

3. Плакаты

Введение

Процессоромназывается составная часть вычислительного устройства, выполняющее заданные программой действия над исходными данными и промежуточными результатами и осуществляющее управление всем вычислительным процессом и взаимодействием устройств вычислительной машины. Процессор дешифрирует и выполняет команды программы в порядке, определенном программой, организует обращения к памяти, инициирует работу отдельных устройств и обрабатывает сигналы (запросы), поступающие из устройств машины и из внешней среды (запросы прерывания), т.е. он организует взаимодействие всех устройств машины и реализует или инициирует все операции, предусмотренные системой команд машины.

Выполнение процессором программы решения задачи представляет собой последовательность операций, осуществляемых в заданном программой порядке. Каждой операции соответствует одна команда программы.

В свою очередь операция может быть разделена на более мелкие этапы, во время которых выполняются определенные элементарные действия. Элементарные действия, составляющие операцию, называются микрооперациями. Конкретный состав микроопераций и последовательность их выполнения для каждой операции определяются системой команд, логической структурой и особенностями вычислительной системы. Для разных систем понятия «операция» и «микрооперация» могут иметь различное содержание.

Так же как каждой определенной операции соответствует команда, так и каждой микрооперации в процессоре соответствует микрокоманда, представляющая собой совокупность управляющих сигналов, под действием которых осуществляется микрооперация или группа микроопераций. Таким образом, могут быть установлены следующие этапы реализации вычислительного алгоритма в процессоре: программа (алгоритм)—операция (команда) —микрооперация (микрокоманда).

Структурно процессор состоит из двух основных частей: устройства управления (УУ) и арифметико-логического устройства (АЛУ) и др. частей.

Сумматором, (составная часть АЛУ)называют узел ЦУ, реализующий операцию сложения двух чисел, представленных сигналами на его входах. Числа в любой позиционной системе складывают поразрядно. Поэтому для реализации операции сложения двух многоразрядных чисел необходимо устройство, осуществляющее суммирование цифр в одном разряде с учетом возможности переноса из соседнего младшего разряда. Наибольшее распространение в ЦУ находят сумматоры, работающие с двоичными кодами чисел из-за своей простоты и экономичности. Сумматоры многоразрядных двоичных чисел обычно строятся на основе одноразрядных комбинационных сумматоров.

Для построения одноразрядных сумматоров, реализующих функцию сложения двух двоичных цифр, используют сумматоры, имеющие два входа (одноразрядные комбинационные полусумматоры) и три входа (одноразрядные комбинационные сумматоры).

Все рассмотренные ранее последовательностные цифровые устройства служат для сложных вычислительных схем, выполняющих более сложные программные действия. Один из примеров такого сложного устройства является процессор.

1. Сумматоры.

Сумматором называется арифметический узел, формирующий код числа, являющийся значением суммы двух или нескольких слагаемых.

Назначение сумматоров:

Сумматоры предназначены для суммирования двоичных и десятичных чисел.

Классификация сумматоров:

Сумматоры можно классифицировать по следующим основным признакам:

По виду кода, в котором представляется сумма.

* двоичные сумматоры;

* двоично-десятичные сумматоры;

* сумматоры в коде Грея и др.

По количеству разрядов в формируемом коде суммы:

* одноразрядные сумматоры (Одноразрядный сумматор формирует одноразрядный код суммы двух или более слагаемых).

* многоразрядные сумматоры (Многоразрядный сумматор формирует многоразрядный код суммы слагаемых которые, представлены многоразрядными кодами.).

По способу подачи в сумматор кодов слагаемых при формировании кода суммы:

* комбинационные сумматоры (параллельного действия) (Комбинационный сумматор это устройство, в котором коды слагаемых подаются одновременно на разные входы. Код суммы на выходах сумматора существует до тех пор, пока существуют коды слагаемых на входах. Для фиксации кода суммы применяют специальный регистр - регистр суммы (результата));

* накапливающие сумматоры (последовательного действия) (Накапливающий сумматор это устройство, на входы которого коды слагаемых подаются последовательно во времени: сначала подается и фиксируется в сумматоре код первого слагаемого, затем на эти же входы сумматора подается код второго слагаемого. В сумматоре формируется и фиксируется код суммы вместо кода первого слагаемого.).

Примечание:

Наиболее часто используются двоичные и двоично-десятичные сумматоры.

При сложении многоразрядных кодов, в каждом разряде формируется значение суммы S_i и значение переноса Р_i из данного разряда в соседний старший разряд. Часть многоразрядного сумматора, в которой формируется значения S_i и P_i называется разрядом.

Преимущественно используются многоразрядные комбинационные сумматоры. Одноразрядные накапливающие сумматоры, представляющие собой триггеры со счетной установкой (триггеры типа Т, СD, CJK), применяются для построения счетчиков.

ОДНОРАЗРЯДНЫЙ СУММАТОР

Одноразрядный комбинационный сумматор используется для построения многоразрядных двоичных комбинационных сумматоров.

Для построения одноразрядных сумматоров, реализующих функцию сложения двух двоичных цифр, используют сумматоры, имеющие два входа – входа слагаемых (одноразрядные комбинационные полусумматоры) и три входа - входы слагаемых и вход переноса (одноразрядные комбинационные сумматоры).

Лекция № 9

Тема: «Сумматоры. АЛУ»

Текст лекции по дисциплине: «Цифровые устройства и

микропроцессоры»

КАЛИНИНГРАД

Г

Содержание

Введение.

Учебные вопросы (основная часть):

1. Сумматоры

2. Арифметико-логическое устройство

Заключение

Литература:

Основная литература

Л.1. А.К.Нарышкин «Цифровые устройств и микропроцессоры»: учеб. пособие для студ. Высш. Учебн. Заведений/ А. К. Нарышкин, 2 – е изд. - Издательский центр «Академия», 2008г. с. 108-125, 267-283

Л.2. Ю.Ф. Опадчий, О.П. Глудкин, А.И. Гуров «Аналоговая и цифровая электроника», М.-Горячая линия- Телеком, 2000г. с. 603-623

Дополнительная литература

Л.5. Е.П. Угрюмов «Цифровая схемотехника», Санкт-Петербург, 2000г. с. 77-90

Л6. Ю.А. Браммер. И.Н.Пашук «Импульсные и цифровые устройства», М.-Высшая школа, 1999г. с. 275-284

Л9 Б.А.Калабеков «Цифровые устройства и микропроцессорные системы», М.: «Горячая линия - телеком», 2000 г. 143-151

Учебно-материальное обеспечение:

1. Полилюкс

2. Слайды

3. Плакаты

Введение

Процессоромназывается составная часть вычислительного устройства, выполняющее заданные программой действия над исходными данными и промежуточными результатами и осуществляющее управление всем вычислительным процессом и взаимодействием устройств вычислительной машины. Процессор дешифрирует и выполняет команды программы в порядке, определенном программой, организует обращения к памяти, инициирует работу отдельных устройств и обрабатывает сигналы (запросы), поступающие из устройств машины и из внешней среды (запросы прерывания), т.е. он организует взаимодействие всех устройств машины и реализует или инициирует все операции, предусмотренные системой команд машины.

Выполнение процессором программы решения задачи представляет собой последовательность операций, осуществляемых в заданном программой порядке. Каждой операции соответствует одна команда программы.

В свою очередь операция может быть разделена на более мелкие этапы, во время которых выполняются определенные элементарные действия. Элементарные действия, составляющие операцию, называются микрооперациями. Конкретный состав микроопераций и последовательность их выполнения для каждой операции определяются системой команд, логической структурой и особенностями вычислительной системы. Для разных систем понятия «операция» и «микрооперация» могут иметь различное содержание.

Так же как каждой определенной операции соответствует команда, так и каждой микрооперации в процессоре соответствует микрокоманда, представляющая собой совокупность управляющих сигналов, под действием которых осуществляется микрооперация или группа микроопераций. Таким образом, могут быть установлены следующие этапы реализации вычислительного алгоритма в процессоре: программа (алгоритм)—операция (команда) —микрооперация (микрокоманда).

Структурно процессор состоит из двух основных частей: устройства управления (УУ) и арифметико-логического устройства (АЛУ) и др. частей.

Сумматором, (составная часть АЛУ)называют узел ЦУ, реализующий операцию сложения двух чисел, представленных сигналами на его входах. Числа в любой позиционной системе складывают поразрядно. Поэтому для реализации операции сложения двух многоразрядных чисел необходимо устройство, осуществляющее суммирование цифр в одном разряде с учетом возможности переноса из соседнего младшего разряда. Наибольшее распространение в ЦУ находят сумматоры, работающие с двоичными кодами чисел из-за своей простоты и экономичности. Сумматоры многоразрядных двоичных чисел обычно строятся на основе одноразрядных комбинационных сумматоров.

Для построения одноразрядных сумматоров, реализующих функцию сложения двух двоичных цифр, используют сумматоры, имеющие два входа (одноразрядные комбинационные полусумматоры) и три входа (одноразрядные комбинационные сумматоры).

Все рассмотренные ранее последовательностные цифровые устройства служат для сложных вычислительных схем, выполняющих более сложные программные действия. Один из примеров такого сложного устройства является процессор.

1. Сумматоры.

Сумматором называется арифметический узел, формирующий код числа, являющийся значением суммы двух или нескольких слагаемых.

Назначение сумматоров:

Сумматоры предназначены для суммирования двоичных и десятичных чисел.

Классификация сумматоров:

Сумматоры можно классифицировать по следующим основным признакам:

По виду кода, в котором представляется сумма.

* двоичные сумматоры;

* двоично-десятичные сумматоры;

* сумматоры в коде Грея и др.

По количеству разрядов в формируемом коде суммы:

* одноразрядные сумматоры (Одноразрядный сумматор формирует одноразрядный код суммы двух или более слагаемых).

* многоразрядные сумматоры (Многоразрядный сумматор формирует многоразрядный код суммы слагаемых которые, представлены многоразрядными кодами.).

По способу подачи в сумматор кодов слагаемых при формировании кода суммы:

* комбинационные сумматоры (параллельного действия) (Комбинационный сумматор это устройство, в котором коды слагаемых подаются одновременно на разные входы. Код суммы на выходах сумматора существует до тех пор, пока существуют коды слагаемых на входах. Для фиксации кода суммы применяют специальный регистр - регистр суммы (результата));

* накапливающие сумматоры (последовательного действия) (Накапливающий сумматор это устройство, на входы которого коды слагаемых подаются последовательно во времени: сначала подается и фиксируется в сумматоре код первого слагаемого, затем на эти же входы сумматора подается код второго слагаемого. В сумматоре формируется и фиксируется код суммы вместо кода первого слагаемого.).

Примечание:

Наиболее часто используются двоичные и двоично-десятичные сумматоры.

При сложении многоразрядных кодов, в каждом разряде формируется значение суммы S_i и значение переноса Р_i из данного разряда в соседний старший разряд. Часть многоразрядного сумматора, в которой формируется значения S_i и P_i называется разрядом.

Преимущественно используются многоразрядные комбинационные сумматоры. Одноразрядные накапливающие сумматоры, представляющие собой триггеры со счетной установкой (триггеры типа Т, СD, CJK), применяются для построения счетчиков.

ОДНОРАЗРЯДНЫЙ СУММАТОР

Одноразрядный комбинационный сумматор используется для построения многоразрядных двоичных комбинационных сумматоров.

Для построения одноразрядных сумматоров, реализующих функцию сложения двух двоичных цифр, используют сумматоры, имеющие два входа – входа слагаемых (одноразрядные комбинационные полусумматоры) и три входа - входы слагаемых и вход переноса (одноразрядные комбинационные сумматоры).

Одноразрядные комбинационные полусумматоры

Одноразрядным комбинационным полусумматором называется ЦУ, которое вырабатывает значение суммы S двух слагаемых a и b одноименных разрядов и формирует сигнал переноса р в соседний старший разряд.

Условное обозначение одноразрядного комбинационного полусумматора приведено на Рис. 1, а, функционирование устройства описывается таблицей истинности (табл. 1).

Рис. 1 Условное графическое обозначение полусумматора

Таблица 1 a0 b0 S0 pi

Таблица истинности полусумматора, согласно которой он функционирует, представлена в таблице 1.

Используя данные этой таблицы, запишем переключательную функцию (ПФ) в СДНФ для суммы и переноса:

S₀= ·b₀+a₀· ,

p₁= a₀· b₀ .

Как видно из приведённой формулы, ПФ суммы и переноса должны реализовываться индивидуально. Для формирования суммы требуется ЛЭ — сумматор по модулю 2, для формирования сигнала переноса — двухвходовый ЛЭ И. На Рис. 2 приведена функциональная схема одноразрядного комбинационного полусумматора на сумматоре по модулю 2 и ЛЭ И, на Рис. 3— на ЛЭ НЕ, И и ИЛИ. ПФ для суммы S_o может быть преобразована к виду

S₀=(a₀+b₀) (a₀+b₀) .

В этом случае полусумматор может быть составлен из двух ЛЭ И, одной ЛЭ ИЛИ и одной ЛЭ НЕ. Схема такого полусумматора приведена на Рис. 4.

Рис. 2 Функциональная схема одноразрядного комбинационного полусумматора на сумматоре по модулю 2 и ЛЭ И	Рис. 3 Функциональная схема одноразрядного комбинационного полусумматора на ЛЭ НЕ, И и ИЛИ	Рис. 4 Функциональная схема одноразрядного комбинационного полусумматора на двух ЛЭ И, одной ЛЭ ИЛИ и одной ЛЭ НЕ

Основное применение— сложение цифр в младшем разряде, сигнал переноса р₀ в этот разряд всегда равен нулю.