ЦАП на основе резистивной матрицы R-2R
Значительное распространение получили ЦАП, построенные с последовательно-параллельной цепочкой резисторов R-2R (рис. 7.8), которая исключает эти сложности, благодаря наличию дополнительного резистора в каждом разряде. Так как эта матрица резисторов является линейной цепью, ее работу можно проанализировать методом суперпозиции, т.е. вклад в выходное напряжение от каждого разряда рассчитать независимо друг от друга. Вклады от каждого разряда суммируются для получения на выходе ЦАП результата в виде напряжения.
Рисунок 7.8. ЦАП на основе резистивной матрицы
Рассмотрим работу ЦАП, если ключ Клn-1 старшего разряда подключен к источнику опорного напряжения Uoп ,a все остальные ключи замкнуты на общую шину. Эквивалентное сопротивление цепи справа от узла Mn-1 также равно 2R.
Для рассматриваемого случая эквивалентная схема матрицы представлена на рис. 7.9.
Ток, вызванный источником опорного напряжения Uoп в узле Mn-1 делится пополам (рис. 7.9а), обеспечивая на выходе ОУ напряжение:
Uвых(n-1)=
Замечательным свойством цепочки R-2R является то, что в любом из узлов цепочки выходное сопротивление равно R. Например, в узле M0 выходное сопротивление определяется параллельным сопротивлением двух резисторов с номиналами 2R, т.е. равно R. В узле Mn-1 выходное сопротивление также будет равно значению R, т.к.
(2R||2R) + R] ||2R = R
Учитывая это соотношение можно записать:
Uвых(n-1)= R
=
Рассмотрим работу ЦАП, если ключ Кл подключен к источнику опорного напряжения Uoп, а все остальные ключи замкнуты на общую шину (рис. 210,б).
Так как ток I/2 в узле Mn-2 для этого случая снова делится пополам, получаем выходное напряжение ЦАП, обусловленное разрядом (n-2):
Uвых(n-2)= =
R
=
Так как с остальными разрядами происходят аналогичные преобразования, то можно записать окончательное значение выходного напряжения:
Uвых= ΣAi2i
Так как ток I/2 в узле Mn-2 для этого случая снова делится пополам, получаем выходное напряжение ЦАП, обусловленное разрядом (n-2):
Uвых(n-2)= =
R
=
.
Рисунок 7.9. Эквивалентная схема матрицы R-2R
Поскольку с остальными разрядами происходят аналогичные преобразования, то можно записать окончательное значение выходного напряжения:
Uвых= ΣAi2i
Таким образом, выходное напряжемте ЦАП пропорционально сумме напряжений со своими весами, обусловленных теми ключами, которые подключены к источнику Uoп.
В рассмотренной схеме ЦАП используется токовый режим работы суммирующего элемента, т.е. ОУ выполняет суммирование токов. Соответственно формирование разрядных токов осуществляется с помощью ключей, коммутирующих токи (токовых ключей).
Существует ЦАП, использующий режим работы суммирующего элемента, близкий к холостому ходу (ОУ суммирует напряжения) (рис. 7.10). По сравнению с рис. 7.8 здесь используется обратное включение входа и выхода матрицы R-2R. Преимуществом той схемы является возможность работы ЦАП без выходного ОУ. При неизменном сопротивлении нагрузки последнее сказывается только на
Рисунок 7.10. ЦАП, использующий режим работы суммирующего элемента
масштабе Uвых и не создаёт погрешностей в выходном напряжении. Однако ввиду существенной разницы потенциалов между контактами ключей, коммутирующих напряжение, а также ввиду относительно большой ёмкости между элементами в схемах с такими ключами возникают длительные переходные процессы, уменьшающее быстродействие ЦАП. Поэтому в ЦАП используют токовые ключи, потенциалы между контактами которых близки к нулю и, следовательно, переходные процессы протекают быстрее. По таким схемам (рис. 7.10) реализованы серийно выпускаемые ИМС 10- и 12-разрядных ЦАП К572ПА1, К572ПА2 с временем преобразования соответственно 5 и 15 мкс.
Ключи преобразователя с суммированием напряжений на резисторной матрице могут быть выполнены по схеме, представленной на рис. 7.11а. Транзисторы VT1 и VT2 управляются напряжениями с выходов триггера.
Рисунок 7.11. Преобразователь с суммированием напряжений
Выход схемы подключается к резисторной матрице.
Пусть триггер находится в состоянии 1. На его инверсном выходе низкий потенциал и транзистор VT2, на базу которого поступает этот потенциал, закрыт. На прямом выходе триггера напряжение высокого уровня. Оно поступает на вход транзистора VT1 и удерживает его в открытом состоянии. Через открытый транзистор VT1 в резисторную матрицу подается напряжение, близкое к Е. Если триггер находится в состоянии 0, закрыт транзистор VT1, а через открытый транзистор VT2 в резисторную матрицу поступает напряжение низкого уровня. Таким образом, реализованное по данной схеме устройство выполняет роль двух ключей в разряде преобразователя.
В преобразователе с суммированием токов не обязательно стремиться к малому сопротивлению открытого ключа. В этом преобразователе, может быть использован диодный переключатель, схема которого представлена на рис. 7.11б. Если триггер находится в состоянии 0, высокое напряжение, поступающее с инверсного выхода триггера, удерживает диод VD2 в открытом состоянии. Ток источника замыкается через диод VD2 и триггер. Если триггер находится в состоянии 1, диод VD2 закрыт и ток I замыкается через диод VD1 и резисторную матрицу.
ЦАП с резистивными матрицами R-2R, в отличие от ЦАП с двоично-взвешенными резисторами, не требуют широкого диапазона номиналов и поэтому легко реализуются полупроводниковой интегральной технологией. Матрицы R-2R занимают меньшую площадь на поверхности кристалла и позволяют снизить до минимума паразитные емкости и индуктивности резисторов и соединительных проводников. Однако такие преобразователи также имеют недостатки. Наиболее существенный – сильное влияние на точность преобразования нестабильности сопротивлений ключей в замкнутом состоянии, что снижает временную и температурную стабильность их характеристик.
7.5 Аналого-цифровые преобразователи (АЦП) последовательного преобразования. АЦП поразрядного уравновешивания. АЦП двойного интегрирования
7.5.1 АЦП последовательного преобразования
Типичная схема последовательного АЦП последовательного преобразования представлена на рисунке 7.12.
Рисунок 7.12. АЦП последовательного преобразования
Импульс начала цикла преобразования (импульс запуска) подключает счетчик СT2 к выходу генератора импульсов ГИ. Так как разряды счетчика соединены с разрядами ЦАП, то напряжение на выходе последнего Uцап увеличивается по ступенчатому пилообразному закону (рис. 7.13), причем значение ступени соответствует ЕМР АЦП. Процесс преобразования заканчивается, когда напряжение Uцап сравняется с входным напряжением Uвх. При этом компаратор К прекращает поступление счетных импульсов на счетчик и осуществляет считывание с него выходного кода N, представляющего цифровой эквивалент входного напряжения в момент окончания преобразования.
Статическая погрешность преобразования определяется в основном суммарной статической погрешностью используемых ЦАП и компаратора.
Быстродействие рассматриваемого АЦП, характеризуемое временем преобразования, определяется числом разрядов n и частотой счетных импульсов fсч. Время преобразования АЦП данного типа является переменным и определяется уровнем входного напряжения. Максимальное время преобразования, соответствующее максимальному входному напряжению:
tпр max = (2n-1)Δtсч,
где Δtсч = l/fсч - период следования счетных импульсов.
Рисунок 7.13. Выходное напряжение АЦП
Так как число разрядов АЦП задается, время преобразования определяется частотой (периодом) счетных импульсов. Минимальный период импульсов tсчmin необходимо выбирать из условия установления за это время всех переходных процессов с заданной погрешностью. Для схемы рис. 7.12:
tcч min = tcч +tцап + tтг + tк+tл , где
tcч - максимальное время установления (для самого неблагоприятного случая) переходного процесса в счетчике;
tцап -время установления ЦАП;
tтг - время включения управляющего триггера;
tк,tл - времена включения компаратора и логической схемы.
При работе без УВХ динамическая погрешность определяется временем преобразования АЦП, которое в данном случае играет роль апертурного времени. Учитывая невысокое быстродействие, АЦП данного типа без УВХ пригодны для работы только с медленно меняющимися сигналами, которые за цикл преобразования изменяются не более чем на значение шага квантования.
АЦП двойного интегрирования
АЦП интегрирующего типа используют в процессе преобразования операцию интегрирования входного сигнала за фиксированный интервал времени, позволяет повысить помехоустойчивость.
Одним из наиболее распространенных вариантов такого преобразователя является АЦП двухтактного интегрирования (рис. 7.14). Полный цикл его работы состоит из двух тактов. В первом импульс запуска, воздействуя на триггер Тг1, открывает ключ Кл1, после чего преобразуемый сигнал Uвх подается на вход интегратора. На один вход компаратора подается выходное напряжение интегратора Uинт, на другой - нулевое напряжение. Так как в начальный момент времени t1 (рис. 7.15) напряжение интегратора равно нулю, компаратор срабатывает и перебрасывает триггер Тг3 в состояние 1, в результате чего открывается элемент “И” и импульсы генератора ГИ начинают поступать на счетчик Сч.
Рисунок 7.14. АЦП двухтактного интегрирования
Интегрирование напряжения Uвх производится за фиксированный интервал времени
Т = t2-tl = М Δtcч = 2n Δtcч,
где М = 2n - коэффициент пересчета счетчика.
Выходное напряжение интегратора на интервале времени (tl, t2) изменяется по закону
Uинт - 1/RC Uвx(t) dt.
Рисунок 7.15. Такты работы АЦП
Конец интервала Т фиксируется счетчиком, который в момент времени t2 выдает импульс переполнения, поступающий на триггеры Тг1 и Тг2. При этом ключ Кл1 закрывается, ключ Кл2 открывается и начинается второй такт работы преобразователя. На вход интегратора теперь поступает опорное напряжение Uоп, имеющее обратную полярность по отношению к Uвх. Начиная с момента времени t2 счетчик вновь заполняется импульсами с генератора импульсов ГИ , а напряжение на входе интегратора уменьшается по закону
Uинт = Uинт(t2) - 1/RC Uоп dt,
причем в момент времени t3 Uинт становится равным нулю. Компаратор возвращается в исходное положение и по инверсному выходу перебрасывает триггеры Тг2 и ТгЗ в нулевое состояние. При этом напряжение Uoп отключается от входа интегратора, а сигнал с выхода ТгЗ запрещает подачу импульсов ГИ на счетчик. В результате в счетчике фиксируется числовой код
N = Tx/Δtcч, где Тх = t3 - t2.
В результате получаем
Uвх Т = Uоп Тх,
где Uвх - среднее значение входного сигнала Uвx(t) на интервале времени (tl, t2) . Конечная формула:
N = Tx/Δtсч = Uвх T/Uоп Δtcч = 2 Uвх/Uoп,
т.е. выходной код АЦП пропорционален входному напряжению (его среднему значению).
Интегрирование входного сигнала в рассмотренном АЦП приводит к его усреднению и сглаживанию (ослаблению) всех быстрых по сравнению с временем интегрирования Т помех, наводок и шумов.
Высокая помехоустойчивость АЦП интегрирующего типа обусловлена тем, что интеграл от синусоидального сигнала за время, равное или кратное его периоду, равен нулю:
Um sin(ω t + φ)dt = 0, если t2 - tl = кTо, где к = 1, 2, 3, . ..; То = 2π/ω
Использование двухтактного интегрирования позволяет компенсировать ряд составляющих статической погрешности, вызванных нестабильностью порога срабатывания компаратора и постоянной времени интегратора.
Быстродействие данного АЦП невелико, при заданном числе разрядов оно определяется частотой счетных импульсов fcч = 1/tcч. Выбор последней ограничивается в основном временем включения компаратора.