Детекторы с нелинейными передаточными характеристиками

Пиковый детектор на транзисторах. При отсутствии на входе AM сигнала транзисторы VT1 и VT2 (рис. 8.14) закрыты. Напряжение на конденсаторах CI и С2 равно нулю. Входной сигнал через эмиттерный повторитель на транзисторе VT1 проходит на базу транзистора VT2. Импульс отрицательной полярности проходит через два транзисторных перехода. Через переход база — коллектор заряжается конденсатор С2, а через переход база — эмиттер — конденсатор С1. В этом случае транзистор работает как два диода. При отсутствии входного сигнала конденсатор С1 разряжается через переход база — эмиттер VT3 и резистор R2. Напряжение на конден­саторе С2 остается без изменения. Если последующий входной им­пульс будет иметь большую амплитуду, чем предыдущий, то вновь откроется два перехода транзистора VT2 и произойдет заряд коненсаторов до нового уровня входного сигнала. В том случае, если входной импульс будет меньше по амплитуде, то откроется толь ко переход база — эмиттер. Тран зистор VT2 работает как триод Конденсатор С2 разряжается че­рез транзистор VT2 на конденса­тор С1. Процесс разряда будет происходить до тех пор, пока по­тенциалы этих конденсаторов не сравняются. Напряжение на них будет равно амплитуде входного сигнала. Постоянная времени за­ряда конденсатора С2 равна 2,5 мкс, постоянная времени раз­ряда — 40 или 0,6 мкс в зависимости от режима работы транзи­стора VT2. Точность детектирования огибающей не хуже 2,5% при частоте 100 кГц. Минимальная амплитуда входного сигнала 20 мВ.

Рис. 8.14 Рис. 8.15

Рис. 8.16

Частотно-зависимый амплитудный детектор. Выходной сигнал детектора (рис. 8.15, а) снимается с диагонали моста, который включен в цепь ООС ОУ. Коэффициент передачи детектора зависит от элементов ООС R3, R2 и С, а также от сопротивления компен­сирующего резистора R1. Коэффициент передачи определяется вы­ражением

На рис. 8.15,6 приведена зависимость выходного напряжения от частоты.

Квадратичный детектор с аппроксимацией.Детектор (рис. 8.16) состоит из двух симметричных устройств. На вход ОУ DA1 прихо­дит отрицательная полярность входного сигнала, а на вход ОУ DA2 — положительная. Когда входной сигнал отрицательной поляр­ности имеет уровень меньше 1 В, коэффициент усиления микросхемы определяется отношением R₆/R₁ и равен единице. Как только вход­ной сигнал превысит уровень 1 В открывается транзистор VT1 и коэффициент усиления усилителя меняется. На выходе интеграль­ной микросхемы DA1 сигнал удваивается. При дальнейшем увели­чении входного сигнала будут последовательно открываться осталь­ные транзисторы. Таким образом, квадратичная зависимость выход­ного сигнала будет аппроксимирована линейными участками. Воз-рая половина схемы для положительной полярности входного сиг­нала работает аналогичным образом. Верхняя граничная частота входного сигнала определяется граничной частотой работы ОУ.

ЧАСТОТНЫЕ ДЕТЕКТОРЫ

Детектор на дифференцирующем каскаде. В основу ча­стотного детектора (рис. 8.17, а) положен каскад усилителя с не­равномерной частотной характеристикой. Коэффициент усиления усилителя равен oR₂Ci. К коллектору транзистора VJ2 подключен детектор. Постоянное напряжение на выходе детектора пропорцио­нально частоте входного сигнала. На рис. 7.17, а показаны три гра­фика зависимости выходного сигнала от частоты при различных емкостях конденсатора CL Линейная зависимость наблюдается для емкости 6 нФ. На частоте 100 кГц коэффициент передачи де­тектора равен 100.

Рис. 8.17

Рис 8.18

Детектор с фазовым звеном. Частотный детектор (рис 8 18) построен по принципу синхронного детектирования Входной сиг­нал через транзистор VT1 проходит на базы транзисторов VT2 и VT3 Транзистор VT2 совместно с элементами С! и R6 образуют фазосдвнгающин каскад Цепочка R6 и С1 имеет частоту среза 1 кГц На этой частоте выходной сигнал транзистора VT2 сдвинут на 90° относительно входного сигнала В каскаде на транзисторе VT3 входной сигнал усиливается и ограничивается Этот сигнал управляет работой полевого транзистора VT4, который работает в ключевом режиме и управляет цепью, через которую проходит сдвинутый по фазе входной сигнал Интегратор на элементах R11 и С4 выделяет постоянную составляющую Зависимость постоянной составляющей от частоты входного сигнала, имеющего амплитуду 2 В, приведена на рис 8 18

Активные частотные детекторы. Четыре схемы частотных де­текторов (рис 8 19) построены по одному принципу Частотно-за­висимым элементом в схемах является RC цепочка Сигнал на ре­зисторе R2 в схеме рис 819, с сдвинут относительно входного сигнала на определенный фазовый угол Фазовый сдвиг зависит от частоты входного сигнала Сигнал на базе управляет транзистором VT, выходной ток которого заряжает конденсатор С2 Значение тока определяется сопротивлением резистора R1 Функции интегри­рования выходного сигнала выполняют элементы RI, C2 Кроме того, резистор R1 является элементом фазосдвигающей цепочки

В схеме рис 819,6 фазосдвигающая цепочка построена на эле­ментах R1, С1, а интегрирующая цепочка — на R2, С2. Частотные характеристики обоих детекторов имеют в области низких частот неравномерный участок, который ограничивает рабочий диапазон устройства Чтобы уменьшить этот участок, в следующих схемах включен дополнительный транзистор На рис 819, в детектор имеет частотную характеристику, неравномерный участок которой пере­мещен к частотам менее 2 кГц Введение дополнительного транзи­стора в схеме с ОБ позволило создать детектор (рис 819, г), ча­стотная характеристика которого является линейной и имеет большую крутизну, чем все предыдущие Амплитуда входного сиг­нала равна 3 В Все схемы проиллюстрированы частотными зави­симостями выходного напряжения

Детектор с фазовым мостом. В основе частотного детектора (рис 8 20, а) лежат две схемы мостового фазовращателя и балансного фазового детектора Фазовращатель собран на Rl, R2 и С1.С2, а фазовый детектор состоит из следующих элементов VD1, VD2, R3, R4, СЗ, С4 Выходное напряжение фазовращателя используется ках коммутирующее напряжение для детектора При изменении ча­стоты входного сигнала от 0 до оо сдвиг фазы выходного сигнала на выходе фазовращателя будет меняться от 0 до 180° Для частоты w=1/RС = 2,1 МГц сдвиг фазы будет равен 90°. Для этого сдвига фазы на выходе детектора будет нулевое напряжение. При других значениях фазового сдвига напряжение на выходе детектора является положительным или отрицательным. Коэффициент передачи детектора в зависимости от частоты сигнала определяется выраже­нием U_BЫХ/U_{вых max}=(w₀² — w²)/(w₀² +w²). На рис. 8.20, б приведена характеристика детектора.

Рис 8.19

Рис. 8.20

Рис. 8.21

Частотный детектор на интегральной микросхеме К224ДС2. Принципиальная схема микросхемы приведена на рис. 8.21, а. Сим­метричный детектор отношений (рис. 8.21,6) предназначен для ра­боты с частотой от 6 до 20 МГц. Для симметрирования плеч детек­тора между выводами 3, 5 включен резистор R.

ФАЗОВЫЕ ДЕТЕКТОРЫ

Детектор на дифференциальном усилителе. Детектор (рис. 8.22) построен на дифференциальном усилителе, входящем в микросхему, к выходу которого подключены два транзистора, осу­ществляющие функции повторителя и преобразователя уровня. На один вход усилителя поступает исследуемый сигнал, на вход управ­ления — опорный сигнал. Амплитудная характеристика детектора линейна при амплитудах входного сигнала до 50 мВ. Частотный диапазон работы от единиц герц до мегагерц.

Рис. 8.22

Детектор на ограничителях. Фазовый детектор (рис 823 а) со­стоит из двух усилительных каскадов, работающих в режиме насы­щения. На первый вход подается исследуемый сигнал а на вто­рой — сигнал с опорной частотой. В коллекторах транзисторов появ­ляется сигнал прямоугольной формы. Когда в коллекторах транзи­сторов VT1 и VT2 сигнал положительной полярности а в коллек­торах VT3 и VT4 — отрицательной, то на входе диода будет нуле­вой сигнал. Это случай совпадения сигналов по фазе При сдвиге сигналов на 2л в коллекторах транзисторов будут совпадать по времени положительные и отрицательные импульсы. На входе диода будет сигнал той же полярности, что и в коллекторах транзисто­ров. Отрицательный полупериод сигнала пройдет через диод и на выходе фильтра выделится постоянная составляющая Длитель­ность импульсов положительной и отрицательной полярностей бу­дет пропорциональна фазовому сдвигу между сигналами В прин­ципе можно образовать выходной сигнал и от положительных им­пульсов. На рис. 8.23, б приведена характеристика детектора

Рис. 8.23

Детектор на интегральной микросхеме К122УД1. Детектор собран на дифференциальном усилителе интегральной микросхемы К122УД1 (рис. 8.24). Сигнал на Входе 1 (база одного из двух транзисторов дифференциальной пары микросхемы) формирует на двух выходах сигналы, сдвинутые по фазе на 180°. Сигнал, кото­рый подается на Вход 2 (база транзистора микросхемы), форми­рует сигналы, совпадающие по фазе. При фазовом сдвиге сигналов, равном 90°, на входах и выходах микросхемы образуются одина­ковые сигналы. После выпрямления на выходе детектора будет нуль. Для совпадающих по фазе входных сигналов на выходах дифферен­циального усилителя будет максимальный разбаланс по амплиту­де. В этом случае после детектирования формируется максимальное отрицательное напряжение. При сдвиге по фазе на 180° между входными сигналами на выходе схемы формируется максимальное положительное напряжение. Для других фазовых соотношений между входными сигналами на выходе будет устанавливаться промежуточное значение. Детектор работает при входных сигналах с амплитудой до 1 В на частотах от 1 кГц до 1 МГц.

Рис. 8.24

Фазовый детектор с амплитудными ограничителями. Фазовый детектор (рис. 8.25) состоит из двух детекторов AM сигнала, кото­рые построены на ОУ DA1 и DA2. Если на входах действуют сиг­налы U₁ — А (t)соs[wt+ф(t)] и U₂ = Acoswt, то на выходе детекто­ра после ОУ DA3, работающего в схеме дифференциального интегратора, будет сигнал, равный среднему значению выходных напря­жений ОУ DAI и DA2. Для A>A(t) U_вых = 2/п A(t) cos Ф(t). Де­тектор работает в широком диапазоне частот. Верхняя граничная частота определяется частотными свойствами ОУ Нижняя гранич­ная частота зависит от параметров интегратора. В детекторе можно применить любой ОУ. Детектор с ОС. Входной фазомодулированный сигнат подается на входы ОУ DA1 (рис. 8.26).

Рис. 8.25

Рис. 8.26

Выходной сигнал этого усилителя зависит от состояния полевого транзистора. Если транзистор за­крыт, то выходной сигнал равен нулю. При открытом состоянии транзистора входной сигнал проходит на выход DA1. Управление полевым транзистором осуществляется интегральной микросхемой DA3, выполняющей функции ограничителя. На вход этой схемы по­ступает сигнал с фазосдвигающего устройства, построенного на интегральной микросхеме DA2. Коэффициент передачи фазосдвига­ющего каскада равен К= l/(l+jwC₂R₈). Частота cpeзa цепочки может быть определена из равенства w₀ = R₈С₂=1. Для подстрой­ки фазы сигнала служит потенциометр R8. В результате входной сигнал с частотой w₀ будет создавать нулевой сигнал на выходе интегратора Я₄С,. При изменении входного сигнала по фазе на вы ходе интегратора образуется сигнал, который дополнительно усили­вается интегральной микросхемой DA4.

Фазовый детектор на переключателях. Фазовый детектор (рис. 8.27) состоит из двухполупернодного детектора усилителя и схемы управления. Детектор сигнала состоит из аналоговых ключей на полевых транзисторах VT1-VT3 и ОУ DA1. При открывали транзисторов VT1 и VT2 входной сигнал проходит через ОУ DA1 инвертируется. Коэффициент усиления усилителя равен единице При закрывании VT1 и VT2 открывается VT3. Через транзтотор VT3 входной сигнал проходит на вход ОУ DA2. Управление детек тором осуществляется входными сигналами с транзисторов VT5 и VT6.

Для балансировки ОУ DA2 при отсутствии входного сигнал служит потенциометр R15. В цепь ОС этого ОУ включен конденсатор, выполняющий функции интегратора. Его емкость определяется частотой входного сигнала. Схема управления собрана на транзи­сторах VT4 — VT6. Фазовый детектор может работать в диапазоне частот от 50 Гц до 20 кГц. Чувствительность схемы выше 120 мВ/град. Дрейф нуля меньше 60 мВ.

Рис. 8.27

ОДНОТАКТНЫЕ ДЕТЕКТОРЫ

Транзисторный детектор. Детектор (на рис. 8.28, а) по­строен на одном транзисторе, который выполняет функции ключа. При отсутствии опорного сигнала входной сигнал отрицательной полярности открывает переход база — коллектор транзистора. Сиг­нал на выходе отсутствует. Входной сигнал положительной поляр­ности запирает переход коллектор — база. В этом случае опорный сигнал открывает транзистор. Ток входного сигнала проходит через эмиттер-коллекторную цепь. При различных фазовых соотношениях между входным и опорным сигналами амплитуда сигнала на выходе будет меняться. Выходной сигнал меняется и от амплитуды входно­го сигнала. Эти зависимости показаны на рис. 8.28, б, в. Частота сигналов 10 кГц, амплитуда входного сигнала 1 В, опорного — 2 В. Для компенсации постоянного уровня отрицательной полярно­сти предназначен резистор R5.

Рис. 8.28

Рис. 8.29

Конденсаторный детектор. Синхронный детектор (рис. 8.29, а) построен по принципу интегрального накопления заряда на конден­саторе. Во время отрицательной полуволны опорного сигнала тран­зистор VT2 открыт. Входной сигнал заряжает конденсатор С1 через резистор R1. Во время положительного полупериода транзистор VT2 закроется, a VT1 откроется. Накопленный заряд на конденса­торе С2 будет приложен к интегрирующей цепочке R₃C₂. В резуль­тате на выходе будет выделена постоянная составляющая. Зави­симость выходного сигнала от фазового сдвига между входным и опорным сигналами показана на рис. 8.29,6. Если вместо резистора R3 поставить диод VD, то получим однополярную характеристику. Амплитуда входного сигнала 1 В, частота 50 кГц. Амплитуда опор­ного гармонического сигнала 2 В.

Детектор с электронным переключателем. В синхронном детек­торе (рис. 8.30, а) роль управляющего элемента выполняет полевой транзистор. В качестве интегратора применяется ОУ с конденсато­ром в цепи ОС. Когда транзистор открыт, на выходе появляется сигнал, соответствующий среднему значению входного сигнала. Амплитуда этого сигнала регулируется в широких пределах сопро­тивлениями резисторов R1 и R2. Емкость конденсатора также влияет на выходной сигнал. На рис. 8.30, б приведена зависимость коэф­фициента передачи детектора от частотного сдвига между выходным и опорным сигналами.

Рис. 8.30

Рис. 8.31

Детектор на интегральной микросхеме К122УД1. Детектор (рис. 8.31, а) собран на дифференциальном усилителе. Входной сиг­нал подается на базу усилительного транзистора, а опорный — на базу токозадающего транзистора. Выходной сигнал является ре­зультатом взаимодействия двух сигналов. Он зависит от амплитуды входного и опорного сигналов, а также от фазового сдвига между ними.

Эта схема может применяться для детектирования AM и ФМ сигналов. Амплитудно-модулированный сигнал требует стабилиза­ции фазы между сигналами, а ФМ сигнал — стабилизации амплитуд сигналов. Кроме того, детектор может применяться и для детекти­рования ЧМ сигналов. В этом случае необходимо изменить схему, связанную с транзистором VT. Изображенная схема предназначена для выявления амплитудных изменений входного сигнала. Она яв­ляется узкополосной. На рис. 8.31,6 — г проиллюстрированы зависи­мости выходного напряжения детектора от опорного и входного на­пряжений, а точнее, разности фаз между ними.

ДВУХТАКТНЫЕ ДЕТЕКТОРЫ

Двухтактный детектор. В качестве управляющих элемен­тов в детекторе (рис. 8.32) используют два транзистора. Противо­фазные сигналы управления отрицательной полярности подаются на базы транзисторов. Когда один транзистор закрыт отрицательным импульсом, в базе другого — нулевой потенциал и транзистор от­крыт. С помощью транзисторов осуществляется прерывание вход­ного сигнала. Сигнал с эмиттеров транзисторов подается на ОУ. С помощью резисторов R5 и R7 устанавливается необходимый коэф­фициент усиления (K=10). Подбором резисторов R6 и R8 вырав­нивают амплитуды сигналов, которые проходят на выход ОУ. Детектор работает на частотах до сотен килогерц.

Рис. 8.32

Детектор на полевых транзисторах. Детектор (рис. 8.33) состоит из двух ключей и ОУ. В качестве ключей применены полевые тран­зисторы, позволяющие коммутировать сигналы низкого уровня. Минимальный входной сигнал равен 10 мВ, управляющий сигнал подается на затворы полевых транзисторов, сигнал положительной полярности на неинвертирующий вход ОУ, а отрицательная поляр­ность входного сигнала — на инвертирующий вход усилителя. В ре­зультате на выходе ОУ формируется сигнал положительной по­лярности. Регулировка коэффициента усиления осуществляется резистором R3. Входное сопротивление детектора более 40 кОм, а выходное менее 200 Ом. Граничная частота входного сигнала 20 кГц. Погрешность преобразования менее 0,5%.

Синхронные фильтр и детектор. В состав синхронного детекто­ра (рис. 8.34) входит синхронный фильтр, построенный на элемен­тах R1, С1, С2 и управляемый транзисторами микросхемы DA1.

Рис. 8.33 Рис. 8.34

Эти транзисторы поочередно открываются импульсным напряжением с амплитудой 2 В. Операционный усилитель детектирует сигналы фильтра, в результате чего на выходе появляется постоянная состав­ляющая. Коэффициент передачи схемы равен 20, температурный дрейф 0,1%/град. Постоянная времени приблизительно 1,5 с. Мак­симальная амплитуда входного сигнала ±0,5 В. Температурный дрейф нуля 20 — 50 мкВ/град.

Высокочастотный синхронный детектор.В синхронном детекто­ре (рис. 8.35) перемножающим элементом является микросхема DA1. Интегральная микросхема DA2 преобразует парафазный сиг­нал перемножителя в однофазный. При этом значительно ослабля­ются синфазные помехи, которые могут быть в цепях питания. На нулевой выходной потенциал схема настраивается с помощью по­тенциометра R12.

Синхронный детектор работает на частоте 30 МГц. Исследуе­мый сигнал с частотой модуляции 2 — 20 МГц и амплитудой 150 мкВ — 250 мВ подается на Вход 1. Опорный сигнал с ампли­тудой 0,1 В подается на Вход 2. Максимальная амплитуда выход­ного сигнала равна 0,3 В. Нелинейность частотной характеристики менее 3%, а нелинейность амплитудной характеристики 2%. Верх­няя граничная частота модуляции входного сигнала определяется полосой пропускания ОУ DA2. На выходе этого усилителя включе­ны два фильтра, которые ослабляют составляющие с частотами 30 и 60 МГц более чем на 60 дБ. Эти составляющие появляются в ре­зультате перемножения входного и опорного сигналов в интеграль­ной микросхеме DA1.

Для устранения возбуждения микросхемы DA2 необходимо включить между контактами 2 и 4 конденсатор емкостью 16 пФ и между контактами 2 и 12 — резистор сопротивлением 100 Ом и конденсатор емкостью 56 пФ.

Детектор на перемножителе. Основой синхронного детектора (рис. 8.36) является микросхема DA3. На Вход 2 детектора по­дается преобразуемый сигнал, а на Вход 1 — опорный сигнал. Для линеаризации рабочей характеристики детектора опорный сигнал, проходит на микросхему DA3 через логарифмический каскад. Этот каскад построен по дифференциальной схеме на DA2 с диодной нагрузкой в коллекторах (DA1). Такое включение позволяет создать режим работы микросхемы DA3 по постоянному току, обеспечивая хорошую температурную стабилизацию и высокий коэффициент по­давления опорного сигнала на выходе микросхемы DA3. Амплитуда опорного сигнала равна 0,5 В. Балансировка перемножителя по по­стоянному току осуществляется потенциометрами JR3 и R13. Когда опорный сигнал равен нулю, то с помощью резистора КЗ добивают­ся максимального подавления преобразуемого сигнала. С помощью резистора R13 добиваются максимального подавления опорного сигнала при нулевом сигнале на Входе 1. Выходной парафазный сигнал перемножителя подается на микросхему DA4, которая до­полнительно усиливает его в 10 раз, что позволяет существенно ослабить влияние синфазной помехи в цепи питания и уменьшить дрейф нуля.

Рис. 8.35

Рис. 8.36

Детектор работает в диапазоне частот от 20 Гц до 2 МГц. Неравномерность коэффициента передачи в этом диапазоне менее 3%. Амплитуда преобразуемого сигнала меняется от 0,2 мВ до 0,5 В при точности преобразования 1%. При увеличении амплитуды сигнала до 1 В точность преобразования снижается до 3%.

Глава 9