Контрольное задание № 2
варианты 1-10
1.В соответствие с вариантом приведите условное графическое обозначение микросхемы шифратора, имеющего указанное в таблице 2 количество входов-выходов.
2.Объясните назначения данного шифратора (таблица 2), укажите назначение его выводов.
Таблица 2–Таблица вариантов 1-10 контрольного задания 2
Номер варианта | Базис (логическая функция) | Число входов-выходов | Номер возбужденного входа | Двоичный код на выходах | |||
ИЛИ-НЕ | 8-3 | - | |||||
И-НЕ | 10-4 | I | |||||
ИЛИ-НЕ | 16-4 | I | I | ||||
И-НЕ | 8-3 | 4 ' | - . | ||||
ИЛИ-НЕ | 10-4 | I | I | I | |||
И-НЕ | 16-4 | I | I | ||||
ИЛИ-НЕ | 8-3 | - | I | I | |||
И-НЕ | 10-4 | I | |||||
ИЛИ-НЕ | 16-4 | .10 | I | I | I | ||
И-НЕ | 8-3 | I | - | I |
3.Составьте таблицу истинности для данного шифратора.
4.Запишите логические выражения для выходов шифратора через операцию ИЛИ.
5.Постройте логическую схему шифратора в базисе, указанном в таблице 2, предварительно записав логические выражение для выходов данного шифратора через указанную логическую операцию.
6. На каком входе шифратора действует сигнал логической I , если на выходах зафиксирован двоичный код, указанный в таблице 2.
7. Укажите сигналы на входах и выходах логической схемы шифратора для заданного номера возбужденного входа.
8. Подберите в Приложении или в справочнике любую реальную схему шифратора, дайте ее условное графическое обозначение и опишите ее.
Контрольное задание № 2,
варианты 11-20
1. В соответствие с вариантом приведите условное графическое обозначение микросхемы дешифратора, имеющего указанное в столбце 3 (таблица 3) количество входов-выходов.
Таблица 3–Таблица вариантов 11-20 контрольного задания 2
Номер варианта | Базис | Число входов выходов | Двоичный код на входах | Номер выхода дешифратора | |||
X8 | X4 | X2 | X1 | ||||
И — НЕ | 3–8 | – | I | I | I | ||
ИЛИ — НЕ | 4–10 | I | I | ||||
И — НЕ | 4–16 | I | I | I | |||
ИЛИ — НЕ | 3–8 | – | I | I | |||
И — НЕ | 4–10 | I | I | ||||
ИЛИ — НЕ | 4–16 | I | I | I | |||
И — НЕ | 3–8 | – | I | I | |||
ИЛИ — НЕ | 4–10 | I | |||||
И — НЕ | 4–16 | I | I | I | I | ||
ИЛИ — НЕ | 3–8 | – | I |
2. Объясните назначение данного дешифратора, укажите назначение его выводов.
3. Составьте таблицу истинности для данного дешифратора.
4. Запишите логическое выражение для выходов дешифратора через операцию И.
5. Постройте логическую схему дешифратора в базисе, указанном таблице 3, предварительно записав логические выражения для выходов данного дешифратора через соответствующую данному варианту логическую операцию.
6. Укажите сигналы на входах и выходах логических элементов для схемы п.5 для предложенного в таблице 3 двоичного кода на входах (также указав его на рисунке).
7. Какой двоичный код присутствует на входах дешифратора, если "выбранный" является номер выхода, указанный в таблице 3.
8. Подберите в Приложении или справочнике любую реальную схему дешифратора, опишите ее, дайте условное графическое обозначение.
Контрольное задание № 3
1. Объясните назначение четырехразрядного двоичного сумматора.
2. Приведите условное графическое обозначение микросхемы двоичного сумматора в соответствие с вариантом (таблица 4).Укажите назначения всех выводов.
Таблица 4–Таблица вариантов контрольного задания 3
Номер варианта | А | В | С | Д | Интегральная микросхема |
00II | II00 | IIII0000 | 0000000I | КI55ИМ3 | |
0I00 | II0I | I000III0 | 000000II | К555ИМ6 | |
0I0I | III0 | II0I000I | 0I000000 | КI55ИМ3 | |
0II0 | IIII | III000I0 | 00II0I0I | К555ИМ6 | |
0III | 00I0 | IIII0I00 | 0I0I00I0 | КI55ИМ3 | |
I000 | 0I00 | II00III0 | 0II0000I | К555ИМ6 | |
I00I | 0I0I | I0III000 | I0I0II00 | КI55ИМ3 | |
II00 | 0II0 | I0I0000I | 0IIII000 | К555ИМ6 | |
I0II | 0III | I00I00I0 | I000000II | КI55ИМ3 | |
II00 | I000 | I0000I0I | 00II0III | К555ИМ6 |
3. Постройте логическую схему четырехразрядного сумматора параллельного действия.
4.Укажите значение логических сигналов на входах и выходах при сложении двоичных чисел А и В ( таблица 4).
5.Приведите соединение микросхем указанного варианта
для построения восьмиразрядного двоичного сумматора параллельного действия.
6.На всех выводах схемы (п. 5) проставьте значения логических сигналов при сложении двух восьмиразрядных чисел С и Д (таблица 4).
7. Запишите результат сложения двух восьмиразрядных чисел в шестнадцатеричной, восьмеричной и десятичной системах счисления
Контрольное задание № 4,
вариант 1-10
1. Приведите логическую схему четырехразрядного регистра заданного типа в соответствие с вариантом (таблица 5) на Д-триггерах. Обозначьте входы и выходы.
2. Выберите из таблицы 5 микросхему регистра для заданного варианта.
Таблица 5 –Таблица вариантов 1-10 контрольного задания 4
Номер варианта | Тип регистра | Тип микросхемы | Двоичное число |
Левого сдвига | К500ИР141 | ||
Правого сдвига | К1500ИР141 | ||
Левого сдвига | К155ИР13 | ||
Правого сдвига | К155ИР1 | ||
Левого сдвига | К230ИР2 | ||
Правого сдвига | К500ИР141 | ||
Левого сдвига | К1500ИР141 | ||
Правого сдвига | К155ИР13 | ||
Левого сдвига | К1500ИР141 | ||
Правого сдвига | К155ИР13 |
2.1. Приведите условное графическое обозначение (УГО) заданной микросхемы.
2.2. Укажите назначение всех выводов.
2.3. Определите тип регистра.
2.4. Перечислите основные функции, выполняемые заданным регистром.
2.5. Определите разрядность регистра (n).
3.Укажите на УГО (п 2.1) сигналы, подаваемые на информационные входы регистра в режиме записи заданного двоичного числа ( таблица 5) в параллельной форме.
4. Укажите номера и типы входов, на которые надо подавать управляющие сигналы в режиме параллельной записи.
5. Укажите на выходах регистра двоичное число, зафиксированное в регистре после выполнения сдвига вправо на 4 разряда. Постройте диаграмму сдвига. Укажите номер входа, на который поступают импульсы сдвига.
6. В каждом пункте задания дайте подробные пояснения.