Запоминающие устройства характеризуются рядом качественных показателей

1. Емкость ЗУ определяется максимально воз­можным количеством битов хранимой информации.

2. Ширина выборки определяется количеством информации, записываемой в ЗУ или извлекаемой из него за одно обращение. Эта характеристика доста­точно важная, так как при одинаковом времени об­ращения ЗУ с большей шириной выборки обладает большей информационной эффективностью.

3. Время обращения определяется с момента подачи в устройство сигнала записи или чтения до того момента, когда закончатся все действия, связанные с выполняемой операцией, и устройство будет готово принять и реализовать следующую операцию обра­щения к накопителю информации. Это время называ­ется также длительностью цикла обращения к ЗУЦ в течение которого можно выбрать информацию (чтение), ввести информацию (запись), обновить или модифицировать состояние некоторого элемента ЗУ.

4. Скорость обмена информацией между ЗУ и другими устройствами является важным параметром запоминающих устройств. Она определяется числом бит (байт), передаваемых в единицу времени.

5. Показатель удельной стоимости применяется для оценки экономических характеристик ЗУ. Он оп­ределяется отношением его стоимости к информаци­онной емкости, т. е. стоимости бита хранимой инфор­мации.

6. Надежность, а для систем специального назна­чения – массогабаритные показатели и потребляемая мощность являются для ЗУ существенными характе­ристиками.

7. Одна из характеристик ЗУ – способность сохра­нять информацию при отключении источников пита­ния. В этом случае различают энергозависимую или энергонезависимую память. В энергонезависимой памяти при нарушениях в работе системы питания данные не разрушаются, а в энергозависимой — разру­шаются.

ВТОРОЙ ВОПРОС

По принципу хранения информации полупровод­никовые оперативные ЗУ делятся на динамические и статические.

Динамические запоминающие уст­ройства строятся на основе запоминающего эле­мента, сохраняющего свое состояние только опреде­ленный промежуток времени и поэтому требующего периодического восстановления. Запоминающим эле­ментом динамических полупроводниковых ЗУ служит конденсатор, в котором информация хранится в фор­ме наличия или отсутствия заряда. Из-за утечек по­степенно уменьшается заряд на запоминающем конденсаторе; для восстановления заряда запоминающий конденсатор периодически подключают к источнику питания.

Регенерация (восстановление данных) ячейки динамической памяти производится при каждом обращении к ней. Однако при обычной интенсивности работы памяти микропроцессорной системы такая регенерация не гарантирует сохранности всех хранившихся в ней битов информации. Микропроцессор может, например, затратить время, превышающее несколько миллисекунд, на выполнение простого цикла, предназначенного для выработки временной задержки, и использовать при этом лишь несколько ячеек памяти.

В течение всего этого временного промежутка все другие слова памяти не будут подвергаться регене­рации. Поэтому устройства памяти, выполненные на динамических ЗУ, нуждаются в логической схеме ре­генерации, которая автоматически обращается к каж­дому столбцу памяти с интервалами в несколько де­сятых долей миллисекунды.

Динамическое запоми­нающее устройство построено так, что само обращение к столбцу обеспечивает регенерацию ин­формации во всех его ячейках. Работа логической схемы регенерации должна координироваться с дру­гими действиями микропроцессора. Если, например микропроцессор пытается обратиться к памяти в момент, когда в ней осуществляется регенерация, схема регенерации должна отдать приоритет именно микропроцессору.

Динамический принцип хранения информации обеспечивает ряд преимуществ динамических ЗУ. Динамические полупроводниковые ЗУ с произвольной выборкой имеют высокий уровень интеграции и быстродействия, низкую стоимость и поэтому находят широкое применение в микропроцессорных вычислительных системах. На динамических БИС ЗУ, являющихся функционально законченными устройствами, можно сравнительно просто строить ОЗУ различной информационной емкости.

Схемы управления ЗУ (мультиплексор, управ­ление регенерацией) могут быть выполнены на стан­дартных или специализированных ИС.

Недостаток динамических ЗУ – необходимость ре­генерации компенсируется большей, чем в статиче­ских ЗУ, информационной емкостью.

Статические запоминающие устрой­ства являются наиболее распространенным видом памяти микропроцессорных систем. Большинство ста­тических запоминающих устройств реализуется на ос­нове МОП-технологии, но существуют и статические ЗУ на биполярных схемах.

Ячейка памяти статического ЗУ представляет со­бой обычный триггер. Он может быть установлен ли­бо в состояние «1», либо в состояние «0» Если триг­гер установлен в «1», то это состояние сохраняется до тех пор, пока не будет произведен сброс триггера или не будет выключено питание.

Подобные ячейки памяти объединяются в матрич­ную структуру, т. е. размещаются по строкам и столб­цам. При построении статических ЗУ наибольшее рас­пространение получили БИС ЗУ с конфигурацией (n×l) бит, где п – количество ячеек, n = 256, 512, 1024, 2048, ..., 2к. Выпускаются БИС ЗУ и с другой конфигурацией. Память микроЭВМ обычно имеет разрядность, равную или кратную разрядности микро­процессора.

Необходимая длина слова памяти достигается па­раллельным включением т БИС памяти, где т — длина слова в битах. В 8-разрядном микропроцессо­ре для построения памяти с организацией n×8необ­ходимо включить параллельно восемь БИС ОЗУ с организацией n×1. Совокупность восьми одноразряд­ных линий данных всех восьми БИС образует 8-раз­рядную шину данных запоминающего устройства. Ли­нии адреса и чтения/записи всех БИС включаются параллельно для одновременного обращения ко всем БИС ЗУ.

Часто разрядность шины адреса микроЭВМ боль­ше разрядности ее шины данных. Так, в 8-разрядной микроЭВМ применение 16-разрядного адреса обеспе­чивает адресацию 65 536 байт памяти.

Два байта на­зывают младшим и старшим байтами адреса. Млад­шие разряды адреса A0...A7 называют адресом слова (байта), а старшие разряды А8... А15 называют адресом страницы.

Таким образом, можно адресовать 256 страниц по 256 слов (байт) в каждой.

Типичные БИС динамического ОЗУ: КР565РУ6 – емкость 16384×1 бит; К565РУ5 – емкость 65536×1 бит.

Типичные БИС статического ОЗУ: КР537РУ14 – емкость 4096×1 бит; КР132РУ6А – емкость 16384×1 бит; К537РУ9 – емкость 2048×8 бит;

ТРЕТИЙ ВОПРОС

С развитием микроэлектроники появилась возможность приме­нять в ЗУ полупроводниковые элементы. Из таблицы 3, в которой сравниваются параметры и свойства ОЗУ, выполненных на различ­ной элементно-технологической основе, видно, что на биполярных транзисторах целесообразно конструировать скоростные ЗУ с ин­формационной емкостью до 105 бит. Запоминающие устройства на МОП-транзисторах обладают емкостью 106 бит при умеренном быст­родействии. На ферритовых сердечниках можно получать ЗУ с объе­мом памяти более 106 бит, обладающих невысоким быстродействием. Однако особое достоинство магнитных ЗУ – это возможность хра­нения информации без энергопотребления.

Таблица 3.

Запоминающие устройства характеризуются рядом качественных показателей - student2.ru

Применение полупроводниковых структур позволяет сущест­венно увеличить быстродействие, уменьшить массу, габаритные размеры и увеличить надежность работы ЗУ.

В последние годы благодаря совершенствованию биполярных ИС, а также расширению серий ИС на МОП-транзисторах были созданы элементы статических ЗУ (на биполярных, а также на р-канальных и n-канальных МОП-транзисторах).

Статические ЗУ на биполярных транзисторах.Они представляют собой матрицу запоминающих элементов, каждый из которых может быть установлен в одно из двух устойчивых состояний. Таким эле­ментом обычно является триггер. Из ЗЭ строится накопительная матрица памяти – основа ОЗУ. На одном кристалле биполярной ИС можно расположить, например, ОЗУ на 4096 бит с временем вы­борки менее 60 нс. Построение (организация) матрицы определяется способом выборки (опроса) ЗЭ при записи или считывании.

В структурной схеме матрицы с пословной выборкой и одной ступенью дешифрации (рис. 2, а) одна строка образует слово из т разрядов. На схеме символами А1, А2, ..., Аn обозначены адресные, а Р1, Р2, ..., Рт – разрядные шины.

Как видно из схе­мы, адресные шины связаны с каждым ЗЭ одного слова, в то время как разрядные шины имеют связь с ЗЭ одноименного разряда всех слов. При наличии в адресной шине Аi сигнала выбора i-го слова,

соответствующего высокому уровню, состояние каждого из ЗЭ в этом слове может быть считано по разрядным шинам Р1—Рт. Если необходимо записать информацию по выбранному адресу Аi на разрядные шины P1, Р2,…, Рт подаются электрические сигналы «1» или «0», которые попадут на каждый из запоминающих элемен­тов i-й строки: ЗЭi1, ЗЭi2, ЗЭi3, .. . 3Эim.

На рис. 2, а не показаны устройства управления матрицей (дешифратор с адресными формирователями, усилители считыва­ния и записи), которые для повышения надежности работы ОЗУ изготовляются на одном кристалле с матрицей.

Запоминающие устройства характеризуются рядом качественных показателей - student2.ru

Рис. 2 Структурные схемы матриц (накопителей инфор­мации):

а – с пословной выборкой и одной ступенью дешифрации;

б - двухкоординатной с двумя ступенями дешифрации.

В структурной схеме двухкоординатной матри­цы информации с двумя ступенями дешиф­рации (рис. 2, б) ЗЭ выбирается с помощью двух адресных шин. Например, при наличии сигнала, соответствующего высокому уровню, на адресных шинах XI, Y1 будет выбран только 3Э1. Его состояние можно считывать по общей для всех элементов раз­рядной шине Р. Чтобы записать «1» в выбранный ЗЭ, по разрядной шине необходимо подать сигнал, соответствующий высокому уров­ню. Эта организация матрицы позволяет оперировать тп однораз­рядными словами.

Структура и принцип построения БИС ОЗУ.Принцип построения БИС ОЗУ показан на рис. 3. Основным компонентом этой БИС служит матрица памяти – накопитель. Матрица содержит N ячеек, памяти. В каждой из них помещается одно слово длиной М бит, где М — количество разрядов ячейки. Для рассматриваемого примера матрицы памяти (128×8) соответственно N=128 и М=8; следовательно, ОЗУ может хранить 128 байт.

Порядковый номер (от 0 до N—1) ячейки памяти, содержа­щей один байт, определяет ее адрес. В данном примере матрицы памяти адреса ячеек представляют числа от 0 до 12710. Им соот­ветствуют числа от 0000000 до 11111112. Подчеркнем, что адрес определяет местоположение слова (байта), а не бита.

Для обращения к конкретной ячейке памяти с целью записи или считывания слова с адресной шины на входы Ао—A6 дешифратора адреса подается адрес ячейки в форме 7-разрядного двоичного кода (предположим, 0001011). При этом на выходе дешифратора (в данном случае — одиннадцатом) появится сигнал, открывающий доступ к соответствующей ячейке (одиннадцатой).

Возможность считывания байта из ячейки и передачи его в шину данных через выводы микросхемы Do—D7 или приема байта, поступающего с шины данных на те же выводы микросхемы, и за­писи его в память зависят от режима работы, состояния трехрежимного буферного регистра.

Запоминающие устройства характеризуются рядом качественных показателей - student2.ru

Рис. 3 Принцип построения БИС ОЗУ.

В первом режиме ВЫВОД произво­дится считывание, во втором режиме ВВОД — запись, а в третьем режиме ВЫСОКИЙ ИМПЕДАНС, НЕЙТРАЛЬНОЕ СОСТОЯНИЕ линии шины данных отключены от матрицы — разрывается цепь передачи сигналов.

Операция считывания заключается в выборке байта, хранимого в ячейке указанного адреса (содержимое ячейки при этом остается неизменным). Для выполнения операции необходимо, чтобы в трехрежимный буферный регистр поступил с выхода блока управле­ния ОЗУ сигнал, устанавливающий режим ВЫВОД. Такой сигнал появляется тогда, когда на входы 1 и 2 блока управления поданы логические единицы. При этом буферный регистр пропускает байт из определенной адресом ячейки памяти через выходы D0—D7 в шину данных. Наличие логической единицы на входе запись — считывание блока управления обусловливает такую блокировку входов буферного регистра, что поступление числа с шин данных в память невозможно.

Операция записи предполагает введение нового байта в ячейку, определяемую адресом. Если ранее в этой ячейке был записан байт, то он стирается и его место занимает новый байт. Чтобы пропустить через трехрежимный буферный регистр байт, поступаю­щий с шины данных на входы D0—D7, необходимо установить в регистре режим ВВОД. Для этого требуется одновременное наличие логического нуля на входе блока управ­ления и логической единицы на его входе . 2. При такой комби­нации становится воз­можным прием байта с шины данных в ячей­ку памяти по указан­ному адресу. Наличие логического нуля на, входе запись — считы­вание приводит к бло­кировке буферного ре­гистра, исключающей выдачу байтов в шину данных.

Если на входе 2 блока управления — ло­гический нуль, то при любом состоянии входа этого блока трехрежимный буферный ре­гистр находится в третьем режиме, при котором шина данных от­ключена от ОЗУ, т. е. ни считывание, ни запись не могут иметь места. Наличие логического нуля или логической единицы на вы­ходе схемы выбора модуля памяти, или, что то же самое, на входе 2 блока управления, зависит от кода (сочетания сигналов) на входах ВМ0—ВМ5 схемы выбора модуля. Эти входы используются тогда, когда оперативное запоминающее устройство составляют из не­скольких БИС ОЗУ.

При наличии в составе основной памяти двух (или более) модулей ОЗУ часть кода адреса используется для ука­зания конкретного модуля, в котором хранится требуемый байт. Она подается на входы схем выбора модуля памяти.

Запоминающие устройства характеризуются рядом качественных показателей - student2.ru

Рис. 4 Запоминающий элемент—триггер

на биполярных транзисторах.

Когда работает определенная БИС комплекта ОЗУ (из нее считывается или в нее записывается число), то на выходе схемы выбора модуля, входящей в состав данной БИС ОЗУ, имеется «лог. 1», а на выходах таких же схем у остальных БИС — «лог. 0»

Рассмотрим принцип построения полупроводниковых ЗЭ, на ко­торых строятся матрицы ОЗУ.

Запоминающий элемент — триггер на биполярных транзисто­рах с непосредственными связями представлен на рис. 4. Будем считать, что в ЗЭ записан 0, если транзистор VT1 открыт, а тран­зистор VT2 закрыт. От +Ек к -Ек (к «земле») через открытый транзистор триггера ток может проходить через цепи эмиттеров.

Верхние по схеме эмиттеры под­ключены к разрядным шинам, ниж­ние соединены и выведены на ад­ресную шину. При выборе ячейки, в которую входят рассматривае­мые ЗЭ, данная адресная шина возбуждается — ее потенциал воз­растает, и цепь тока через ниж­ние эмиттеры обрывается.

В режиме хранения ЗЭ не выбраны — адресная шина имеет низкий потенциал, а раз­рядные — наиболее высокий. По­этому ток открытого транзистора протекает через нижний эмиттер на адресную шину и по ней на «землю».

В режиме записи про­исходит выборка ЗЭ ячейки —данная адресная шина приобретает высокий потенциал, и ток отпер­того транзистора ЗЭ может протекать только на разрядную шину. При появлении на входе двоичной переменной, записываемой в данный ЗЭ, и сигнала разрешения записи одна разрядная шина (например, ШР1 получает высокий потенциал, а другая (шина ШР1) — благодаря инвертору — низкий. Если перед этим триггер находился в состоянии 0 (VT1 отперт), то он переключается в со­стояние 1 (отперт VT2).

В режиме считывания вновь происходит выборка ЗЭ ячейки — адресная шина получает высокий потенциал, и ток открытого транзистора протекает по разрядной шине на один из входов усилителя считывания. На его выходе появляется «лог. 1», если отперт VT2, и «лог. О», если отперт VT1.

В случае необходимости микросхемы ЗУ можно объединить, увеличивая тем самым емкость памяти. Для этого они имеют специ­альный вывод — «Выбор корпуса» (ВК).

Запоминающие устройства характеризуются рядом качественных показателей - student2.ru

Рис. 5 Объединение микро­схем для хранения 16-разряд­ных слов

Запоминающие устройства характеризуются рядом качественных показателей - student2.ru

Рис. 6 Запоминающий элемент для ЗУ с двухкоординатной выборкой

На рис. 5 показано объединение микросхем для хранения 16-разрядных слов (емкость накопителя — 256 бит). Здесь объеди­нены адресные шины всех микросхем, а также шины выбора корпу­са. На шинах записи кода первой микросхемы устанавливаются первые четыре разряда записываемого числа, на аналогичных ши­нах второй микросхемы — следующие четыре разряда и т. д. При работе ЗУ подается сигнал разрешения на объединенные шины ВК всех микросхем.

Микросхемы ЗУ объединены для получения и других вариантов распределения суммарной емкости.

Запоминающий элемент для ЗУ с двухкоординатной выборкой (рис. 6) представляет собой триггер на трехэммитерных транзи­сторах. Третьи эммитеры каждого транзистора соединены и вы­ведены на вторую адресную шину.

Запоминающие элементы на МОП-транзисторах.Взависимости от типа ЗЭ на основе МОП-транзисторов можно построить ЗУ ста­тические или динамические. В первом случае в качестве ЗЭ служит статический триггер, во втором случае информация запоминается на емкости затвора МОП-транзистора. Запоминающее устройство на МОП-транзисторах, так же как и на биполярных транзисторах, может быть с пословной и двухкоординатной произвольной выбор­кой.

Запоминающие устройства характеризуются рядом качественных показателей - student2.ru

Рис. 7. Запоминающий элемент — триггер на основе МОП структуры:

а – схема; б – временная диаграмма работы.

Пример простейшей схемы ЗЭ-триггера на МОП-транзисторах для ЗУ с пословной выборкой приведен на рис. 7, а. Триггер об­разован транзисторами VT1—VT4. Управление триггером для записи и считывания осуществляется переключением транзисторов VT5 и VT6. Временные диаграммы работы такого ЗЭ представлены на рис. 7, б. В исходном состоянии напряжение на обеих разрядных шинах Р1 и Р° равно нулю, а на шине слова А потенциал равен напряжению питания схемы. При этом транзисторы VT5 и VT6 закрыты, так как разность потенциалов между затворами и исто­ками по абсолютной величине меньше порогового напряжения. Триггер находится в одном из устойчивых состояний.

Пусть, например, транзистор VT3 открыт, а транзистор VT1 закрыт. При записи «1» в шину слова подается отрицательный сиг­нал, изменяющий напряжение в ней до нуля, одновременно в раз­рядную шину Р1 подается положительный сигнал, изменяющий напряжение в ней до напряжения питания Uип. При этом транзи­стор VT5 открывается, так как разность потенциалов между затво­ром и истоком становится отрицательной. Положительный сигнал поступает на сток транзистора VT1 и на затвор транзистора VT3. Разность потенциалов между затвором и истоком транзистора VT3 становится меньше порогового напряжения, и этот транзистор за­крывается. После запирания транзистора VT.3 открывается транзи­стор VT1 и на его стоке устанавливается положительное напря­жение, что соответствует состоянию «1». Напряжение на стоке транзистора VT3 становится равным нулю.

При записи «0» в ЗЭ необходимо при нулевом напряжении на ши­не слова подать напряжение Uип в разрядную шину Р0. При этом через открытый транзистор VT6 положительное напряжение, попа­дая на затвор транзистора VT1, запирает его, что приводит к откры­ванию транзистора VT3. Для считывания информации, предвари­тельно записанной в ЗЭ, необходимо подать отрицательный сигнал только на шину слова, изменяя в ней напряжение до нуля. При этом транзисторы VT5 и VT6 оказываются открытыми и через транзи­стор, присоединенный к точке триггера с положительным потен­циалом, протекает ток, поступающий в соответствующую разрядную шину и далее на усилитель считывания.

Биполярные ЗУ наиболее эффективны, как высокоскоростные буферные ЗУ. Наиболее широко применяются биполярные ЗУ на ТТЛ- и ЭСЛ-транзисторах. Основное внимание при создании би­полярных ЗУ уделяется увеличению плотности упаковки.

ЗУ на р-канальных МОП-транзисторах имеют минимальную себестоимость, но обладают более низким быстродействием; ЗУ на n-канальных МОП-транзисторах по быстродействию в ряде случаев приближаются к биполярным; ЗУ на КМОП-транзисторах имеют низкую статическую потребляемую мощность и среднее быстродей­ствие. Технология производства КМОП ЗУ достаточно сложна, и поэтому их себестоимость выше, чем у р- и n-канальных МОП-транзисторов.

В микропроцессорных и вычислительных устройствах широко применяют следующие основные типы ЗУ: регистровую память, встраиваемую в центральный процессорный элемент (общее число регистров обычно 8—16); сверхоперативную память емкостью при­мерно 64 слова и временем выборки несколько десятков наносе­кунд; оперативную память емкостью 4—64 тыс. слов с возможностью наращивания до 128 тыс. слов.

Интегральные схемы ОЗУ.Они содержат на одном кристалле мат­рицу ЗЭ, дешифраторы адреса, формирователи, усилители считы­вания и другие схемы управления, необходимые для функциони­рования ОЗУ.

Оперативные запоминающие устройства можно разделить на две группы: статические и динамические. В динамических ОЗУ запоми­нающим элементом служит конденсатор, в котором информация хранится в форме наличия или отсутствия заряда. Преимуществом статических ОЗУ перед динамическими является отсутствие схемы регенерации информации, что значительно упрощает управление ОЗУ. Кроме того, схема статических ОЗУ имеет, как правило, одно питающее напряжение. Типовые характеристики статических ОЗУ приведены в табл. 3.

Таблица 3.

Запоминающие устройства характеризуются рядом качественных показателей - student2.ru

Статические ОЗУ на МОП-транзисторах, несмотря на среднее быстродействие, получили широкое распространение, что объясня­ется большей плотностью размещения ячеек на кристалле, чем у биполярных ОЗУ.

Основными характеристиками ИС ОЗУ являются: емкость, изме­ряемая числом двоичных единиц информации (бит), хранящейся в ЗУ; быстродействие, определяемое временем обращения к ЗУ (до­полнительно быстродействие может быть охарактеризовано также временем записи и временем считывания); мощность, потребляемая одним ЗЭ (мВт/бит), или мощность потребления всей ИС ЗУ в це­лом. Важной характеристикой является степень интеграции, выра­женная в числе элементов или эквивалентных вентилей на корпус.

За последние годы были расширены серии ИС ТТЛ и ЭСЛ, в со­став которых введены ОЗУ на 256 бит с произвольной выборкой и схемами управления (К155РУ5), ОЗУ на 4096 бит (К500РУ410). В состав серий ИС на КМОП-транзисторах включены ОЗУ на 256 бит (564РУ2А, К176РУ2).

ЧЕТВЕРТЫЙ ВОПРОС

На современном этапе развития цифровой техники удельный вес ЗУ в составе аппаратуры непрерыв­но возрастает. К тому же ЗУ сами по себе относятся к числу наиболее сложных устройств цифровой техники. Тенденция постоянного увеличения уровня интеграции микросхем ЗУ приводит к соответствующему уменьше­нию геометрических размеров компонентов, увеличению паразитных связей между ними и, как следствие этого, к возрастанию чувствительности к различным помехам. Отметим, что даже кратковременное нарушение нормаль­ного функционирования ЗУ может привести к серьезным последствиям в работе цифровой системы. Поэтому при­нимается комплекс мер по обеспечению исправного функ­ционирования ЗУ.

Он предусматривает контроль функ­ционирования ЗУ с целью выявления фактов постоянно­го и кратковременного нарушения работоспособности, диагностирование с целью локализации мест нарушения и управление процессом восстановления работоспособно­го состояния.

Коротко рассмотрим основные причины нарушения работоспособности ЗУ. Устойчивые нарушения (отказы) вызываются дефектами в полупроводниковых кристал­лах, например, из-за локального внедрения посторонних примесей, пробоя окисла статическим электричеством, а также обрывами и короткими замыканиями проводни­ков кристаллов, корпусов микросхем и печатных плат из-за деформации, различных загрязнений и допущенных на этапе изготовления нарушений технологических ре­жимов. Они могут проявляться, например, в неверном считывании информации из каких-либо ячеек памяти, по­стоянном пребывании некоторых информационных выхо­дов в состоянии «Отключено», даже когда происходит обращение к микросхеме, и т. д.

Кратковременные нарушения (сбои) могут быть ре­зультатом действия помех по питанию, например, из-за неправильной прокладки шин «земля» и напряжения, внешних электромагнитных помех, излучения α-частиц из материала корпусов микросхем, случайного сочетания в определенные моменты значений сигналов, приводяще­го к неправильным действиям, и т. д. Обычно они прояв­ляются в неверном считывании или записи информации в случайные моменты времени. Устойчивость функциони­рования ЗУ повышается при использовании соответству­ющих средств контроля, диагностирования и управления процессом восстановления работоспособного состояния. Одна часть из этих средств может быть внешней по от­ношению к ЗУ, другая — может входить в их состав.

Имеются довольно значительные отличия в организации работы при выявлении и устранении отказов и сбоев, по­этому будем их рассматривать отдельно друг от друга. Выявление отказов и локализация мест, в которых они возникают, выполняется путем организации тестового контроля и диагностирования. С этой целью от генерато­ра тестов на испытуемое ЗУ подается последовательность проверочных сигналов. Выходные сигналы ЗУ, являю­щиеся реакцией на эти тесты, сравниваются с эталонны­ми сигналами, которые соответствуют нормально функ­ционирующему ЗУ (рис. 8).

Результаты сравнения затем используются для принятия решения о работоспо­собности всего ЗУ и его отдельных составляющих частей. Функции генератора эталонных сигналов может выпол­нять однотипное с испытуемым исправное ЗУ.

Запоминающие устройства характеризуются рядом качественных показателей - student2.ru

Рис. 8. Схема организации тестового контроля и диагностирования.

Для орга­низации тестового контроля и диагностирования широко применяются микроЭВМ, в которых необходимые тесты, эталонные сигналы и последующие сравнения с приня­тием необходимых решений могут реализоваться про­граммным путем.

Существует большое число алгоритмических тестов, начиная с простейших, предусматриваю­щих последовательную запись информации в ячейки памяти с последующим ее считыванием, и кончая достаточно сложными вариантами комбинированных дейст­вий, по передаче информации с проверкой соответствия временных соотношений паспортным данным микросхем ЗУ.

Постоянно возрастающие возможности интеграции микросхем ставят на повестку дня разработку ремонто­пригодных микросхем памяти. В этом случае на полу­проводниковом кристалле формируются резервные ЗЭ и схемы обрамления, которые подключаются к опреде­ленным выводам с помощью плавких перемычек. В таких микросхемах появляется возможность после проведения соответствующего диагностирования управлять процес­сом восстановления работоспособности ЗУ: разрушая не­которые плавкие перемычки, заменять неисправные эле­менты исправными (резервными).

Для борьбы со сбоями организуется функциональный контроль, предусматривающий выявление сбоев и их устранение в процессе выполнения ЗУ своих рабочих функций. Учитывая, что сбои возникают главным обра­зом в соединительных цепях и проявляются в форме оши­бочного изменения информационного значения на проти­воположное в одном или нескольких разрядах слов, для обнаружения и устранения сбоев широко применяется помехоустойчивое кодирование: в каждое информацион­ное слово включаются специальные проверочные двоич­ные разряды. В ЗУ вводятся элементы, выполняющие указанные операции при каждой записи информации. В процессе считывания производится контроль каждого информационного слова с выявлением и фиксацией на основе анализа проверочных разрядов возникших сбоев. В некоторых случаях может быть предусмотрено и вос­становление правильных информационных значений.

Література:

1. М.В. Напрасник «Микропроцессоры и микроЭВМ», стр: 56-62.

2. Б.Я. Лихтциндер «Микропроцессоры и вычислительные устройства в радиотехнике», стр: 86-91.

3. В.В. Стрыгин «Основы вычислительной, микропроцессорной техники и программирования», стр: 141-145, 149-156.

4. Э.В. Евреинов «Цифровая и вычислительная техника», стр: 203-213.

5. В.Н. Сысоев «Основы радиотехники», стр: 244-247.

ЗАНЯТИЕ 1.3.3 Назначение, классификация, характеристики ПЗУ. Постоянные

ЗУ на больших интегральных схемах.

ВОПРОСЫ ЗАНЯТИЯ:

1. Особенности построения и основные параметры ПЗУ.

2. Полупроводниковые постоянные запоминающие устройства.

3. Функциональные схемы ПЗУ. Организация многокристальной памяти. Программирование ПЗУ.

ПЕРВЫЙ ВОПРОС

Постоянные запоминающие устройства (ПЗУ) в микропроцессорных вычислительных системах слу­жат для хранения программ и другой неизменяемой информации. Важное преимущество ПЗУ по сравне­нию с ОЗУ — сохранение информации при выключе­нии питания. Стоимость бита хранимой в ПЗУ. инфор­мации может быть почти на порядок ниже, чем в ОЗУ. Постоянные ЗУ могут быть реализованы на основе различных физических принципов и элементов и отличаются способом занесения информации, крат­ностью занесения, способом стирания.

В настоящее время применяются следующие виды ПЗУ: программируемые на заводе-изготовителе или масочные ПЗУ (МПЗУ); программируемые пользова­телем; перепрограммируемые ПЗУ.

Первые два вида ПЗУ допускают только однократное про­граммирование, третий вид ПЗУ позволяет изменять хранимую в нем информацию многократно.

В крупносе­рийном производстве изделий ВТ находят применение ПЗУ (в типах микросхем обозначаются буквами РЕ), программирование которых выполняется в процессе их изготовления. Обычно на кристалле полупроводника вна­чале создаются все ЗЭ, а затем на заключительных тех­нологических операциях с помощью индивидуальных для конкретных заказчиков фотошаблонов (масок) формиру­ется требуемая сеть соединений, определяющая записы­ваемую информацию. При достаточно большой серийно­сти такие ПЗУ оказываются более дешевыми по сравне­нию с другими разновидностями постоянных ЗУ. Их достоинством является также более простая структура и, как следствие этого, более высокая надежность. В ПЗУ достигнут наиболее высокий уровень интеграции (128 Кбит в одной микросхеме).

На этапах изготовления образцов изделий, а также в условиях мелкосерийного производства изделий ВТ широко применяются ППЗУ (в типах микросхем обозна­чаются буквами РТ), программирование которых осу­ществляется пользователем. По сравнению с ПЗУ они имеют более сложную структуру, во-первых, в связи с не­обходимостью введения плавких перемычек в каждый ЗЭ, во-вторых, из-за дополнительных элементов, через которые выполняется программирование. Дополнитель­ные затраты связаны и с самим процессом программи­рования, который осуществляется в определенных режи­мах с помощью специальных программаторов. Отметим также необходимость выполнения специальных циклов термотренировки для устранения возможности восста­новления некоторых перемычек после программирования, а также наличие определенной части микросхем, кото­рую не удается запрограммировать вообще.

Запоминающие устройства характеризуются рядом качественных показателей - student2.ru

Рис. 1. Упрощенная схема включения элемента программирования.

С целью сокращения необходи­мого числа выводов корпусов для программирования используются те же выходы, по которым считывается информация из ППЗУ. К этим вы­водам внутри микросхемы подключа­ются элементы программирования, через которые обеспечивается доступ к нужным плавким пе­ремычкам. На рис. 1 пока­зана упрощенная структура одного из вариантов включения элементов программи­рования (Пр) в составе ППЗУ.

Внешний про­грамматор подключается к выводам D0 микросхемы ППЗУ и обеспечивает подачу импульсов заданной дли­тельности с амплитудой, существенно превышающей уровни в режиме считывания. В результате обеспечива­ются отпирание элементов программирования и разруше­ние соответствующих плавких перемычек. Адресная ши­на А используется при программировании для выбора заданных ЗЭ. В приведенной структуре показаны два управляющих сигнала CS. Выбор микросхемы задается одновременной подачей разрешающих значений обоих из них. Использование нескольких таких сигналов упроща­ет объединение микросхем при построении памяти за­данной емкости и разрядности в связи с тем, что в ППЗУ в отличие от ОЗУ отсутствуют информационные входы, менее остро стоит проблема выводов микросхем. Поэто­му чаще всего в ППЗУ организуется хранение многораз­рядных чисел.

В табл. 1 приведены основные параметры некото­рых широко применяемых микросхем ППЗУ. Основным временным параметром для них является время выборки адреса, определяемое с момента подачи очередного адре­са на шину А до считывания числа из адресованных яче­ек по выходам DO2.

Таблица 1.

Запоминающие устройства характеризуются рядом качественных показателей - student2.ru

Наши рекомендации