Информационный процесс, сигналы
Российской Федерации
Федеральное государственное бюджетное образовательное учреждение
высшего профессионального образования
Национальный исследовательский ядерный университет «МИФИ»
Волгодонский инженерно-технический институт – филиал НИЯУ МИФИ
КУРС ЛЕКЦИЙ
по дисциплине «Архитектура ЭВМ и систем»
для студентов специальности «Информационные системы и технологии» очного, очно-заочного и заочного обучения
Волгодонск 2014
УДК _________________
Рецензент д.т.н., профессор А. В. Чернов
Составитель д.т.н., профессор В.В. Кривин
Архитектура ЭВМ и систем: Курс лекций. /ВИТИ НИЯУ МИФИ, 2014. 122 с.
Методические указания содержат курс лекций по дисциплине «Архитектура ЭВМ и систем».
Предназначены для студентов очной, очно-заочной и заочной формы обучения специальности «Информационные системы и технологии»
ã ВИТИ НИЯУ МИФИ, 2014
ã В.В. Кривин 2014
СОДЕРЖАНИЕ
1. Системы счисления.
2. Сигналы.
3. Логические состояния.
4. Логические элементы и таблица истинности.
5. Комбинированные логические элементы.
6. Построение схем по логическому выражению.
7. Построение схем на основе логических выражения в ДНФ.
8. Минимизация логических выражений с помощью карт Карно.
9. Комбинационные функциональные схемы.
10. Двоичная арифметика.
11. RS-триггер.
12. Регистры на основе RS-триггера.
13. D-триггер.
14. Счетный триггер.
15. Счетчик на сложение.
16. Счетчик на вычитание.
17. Реверсивный счетчик.
18. Счетчик заданной длины.
19. Архитектура ЭВМ.
20. Работа ЭВМ.
21. Группировки бит.
22. Тристабильные элементы.
23. Структура оперативной памяти.
24. Архитектура простой ЭВМ.
25. Структура простейшей памяти.
26. Состав команд МП.
27. Структура типового микропроцессора.
28. Функционирование ЭВМ.
29. Микропроцессор. Поставляемая разработчиком документация.
30. Использование регистра адреса/данных.
31. Этапы обработки прерываний в МП.
32. Указатель стека.
33. Состав команд арифметических действий.
34. Состав команд логических операций.
35. Состав команд передачи данных.
36. Состав команд операций ветвления.
37. Состав команд вызова подпрограмм и возврата в программу.
38. Программирование МП. Запись программы.
39. Ветвление программ.
40. Циклы.
41. Использование подпрограмм.
42. Интерфейс микропроцессора.
Логические состояния
Под цифровой электроникой понимают такие схемы, для каждой точки которой можно определить, как правило, только два состояния. Обычно в качестве параметра выбирают напряжение, уровень которого может быть «высоким» или «низким». Эти два состояния могут представлять различные биты информации. Например, ключ замкнут или разомкнут, событие произошло, либо нет, сигнал присутствует, либо отсутствует. Состояние уровней («высокие» и «низкие»), некоторым заданным образом, определяют «истинное», либо «ложное» значение переменных в алгебре логики (Булева алгебра).
Введем понятие 1 и Ø. Эти символы используются в алгебре логике для обозначения утверждения, «истина» и «ложь» соответственно. В электронике 1 и Ø обозначают соответственно «высокий» и «низкий» уровень напряжения. Для различных типов цифровых схем уровень 0 и 1 всегда известны, поэтому нет необходимости обозначать эти уровни абсолютными значениями напряжений. То есть, по сути, этот вопрос является соглашением по умолчанию.
Например, персональный ЭВМ типа IBM PC, уровень логической 1 соответствует уровню напряжения от 2,4 до 5 В («1» → 2,4 ÷ 5 В), а уровень «Ø» → 0 ÷ 0,4 В.
Системы счисления
Представление данных в ЭВМ в силу физических законов ее функционирования не может осуществляться на основе десятичной системы счисления. Базовым элементом любой цифровой ЭВМ является так называемый ключ, поведение которого характеризуется двумя состояниями – включено (1), выключено (0), то есть состояние этого ключа, а так же множества других ключей в ЭВМ может быть описано с помощью двух цифр: нуля и единицы. Эти соображения послужили причиной применения двоичной системы счисления. Все цифры в числе определяются ее порядком.
Например число 2002,9=2×103+0×102+0×101+2×100+9×10-1 можно представить в виде суммы частных произведений. Первый сомножитель принимает значение цифры в десятичной системе счисления, а второй (число десять) основание десятичной системы счисления. Показатель степени при числе 10 равен порядковому номеру позиции цифры в исходном числе.
Для произвольной системы счисления можно записать
k×Ni+k×Ni-1+…+k×N1+k×N0+k×N-1+…+ k×N-m
где k – принимает значение любой цифры данной системы счисления; N – основание данной системы счисления; i – номер позиции (показатель степени), которую цифра занимает в числе до запятой, а m – порядковый номер цифры в числе после запятой.
Примеры.
a) 
b) 
c) 
(здесь показать обратное преобразование)
| |
Таблица 1
| N(10) | N(2) | N(16) |
| A | ||
| B | ||
| C | ||
| D | ||
| E | ||
| F |
Для перехода от двоичной системы счисления к шестнадцатеричной системе достаточно разбить исходное двоичное число на группы по четыре цифры с права на лево и затем заменить эти двоичные группы на соответствующие им цифры шестнадцатеричной системы счисления.
Например.
a) 110.0011.1100.1011.0011(2) = 63CB3(16)
b) 1111.0000.1010.0111(2) = F0A7(16)
Обратное преобразование осуществляется заменой шестнадцатеричных цифр в числе соответствующими двоичными эквивалентами из таблицы 1.
Например.
2ae7b(16) = 00101010111001111011(2)
Логические элементы и таблица истинности
В основе всех цифровых систем лежат четыре основных логических элемента (операций):
1. Логическое сложение, дизъюнкция, ИЛИ
2. Логическое умножение, конъюнкция, И
3. ИЛИ - исключающее
4. Отрицание, НЕ
Все эти элементы обладают свойством функциональной полноты, т.е. на их основе может быть решена любая логическая непротиворечивая функция.
В электротехнических системах логические элементы принято обозначать в виде прямоугольников со сторонами кратным 5 мм, причем, слева показаны входы, справа выходы.
 |
Входные величины по правилам алгебры логики обозначаются, как правило, заглавными латинскими буквами (A, B, C…), так же обозначаются и выходные переменные. Связь между входами и выходами определяется конкретной логической функцией.
 |
Одним из основных инструментов для анализа цифровых комбинационных схем на этих элементах является таблица истинности, которая состоит из N – столбцов, где N – 1 равно количеству входных переменных. А последний столбец принимает значение выходной переменной. Если количество входных переменных равно K, то количество строк в этой таблице равно 2K. Важной особенностью всех входных и выходных переменных в алгебре логике является то, что все они могут принимать только два значения – нуля или единицы.
ИЛИ – исключающее
Для обозначения этой операции в алгебре логике используют символ 
. Например, А В=Q.
Проиллюстрировать работу этого элемента с помощью ключей и лампочки невозможно, поэтому необходимо знать таблицу истинности.
 |
| A | B | Q |
| A | B | C | Q |
Мультиплексоры
Бывают двух, четырех, восьми и шестнадцати входовые схемы.
Состояние выхода Q однозначно определяется положением подвижного контакта, при переключении. На рисунке Q = A1.
На схемах электрически принципиально мультиплексор изображают:
Схема имеет 8 информационных входов D0 – D7 (на них подаются логические сигналы), 3 адресных входа A0 – A2, управляющий вход Е – разрешение. Прямой выход Q и инверсный выход 
.
Когда схема выключена, то есть Е=1, то независимо от того, чему равны все остальные входа схемы Q=0 ( 
). Когда Е=0 схема включается и состояние выхода Q=Di в зависимости от значения адреса на входах А0, А1, А2.
При проектировании логических устройств может возникнуть необходимость в мультиплексировании большего числа входов, чем есть у выбранной схемы. Эта проблема возникает часто и не только при мультиплексировании. Она решается с помощью расширения или наращивания на основе более простых схем. При этом разработчик этих схем заранее предусмотрел возможность наращивания.
| E | А2 | А1 | А0 | Q |
| X | X | X | ||
| D0 | ||||
| D1 | ||||
| D2 | ||||
| D3 | ||||
| D4 | ||||
| D5 | ||||
| D6 | ||||
| D7 |
Рассмотрим, например, схему шестнадцатиразрядного мультиплексора, построенного на двух интегральных схемах восьмиразрядного мультиплексора.
 |
| А3 | А2 | А1 | А0 |
| . . . | . . . | . . . | . . . |
До тех пор, пока значение адреса не превышает 7 – старший разряд А3=0. Он подается на вход Е первой схемы и через инвертор на вход Е второй схемы, то есть первая схема включена, а вторая - отключена. Таким
образом, на первый вход схемы ИЛИ от второго мультиплексора поступает 0 независимо от состояния остальных входов этой схемы. А выход i – ой схемы равен значению, на который указывает 3 младших разряда адреса.
Сумматоры
Сумматоры – схема складывает четырехразрядное двоичное число Аi c четырехразрядным двоичным числом Вi и на выходе формирует двоичную сумму Si. Для расширения сумматора в схеме предусмотрен вход переполнения Пвх и выход переполнения Пвых. На схемах электрически – принципиальных изображают следующим образом:
 |
Рассмотрим пример сложения двух восьмиразрядных чисел.
СЭР – старший значащий разряд.
Если сумма Si ≥ 256 (28), то СЗР = 1. В противном случае – ноль. Вход левого сумматора принудительно обнулен, так как с этой стороны нет расширения.
Сумматоры являются одним из важных устройств, входящих в состав микропроцессора. На его основе построено арифметическое логическое устройство (АЛУ) процессора.
Компараторы
Компаратор (от латинского сравнивать) – определяет относительные значения двоичных чисел А и В и вырабатывает на входе сигналы, соответствующие соотношениям: A > B, A = B, A < B. Входы и выходы компаратора предусматривают возможность расширения.
Команды сравнения относятся к группе арифметических и обязательно входят в состав команд любого микропроцессора.
Двоичная арифметика
Так как информационные процессы в цифровых системах принимают значения только 0 и 1, то и представления данных осуществляется с помощью двоичных чисел. Сложение и вычитание двоичных чисел, а так же и все остальные арифметические действия выполняются по тем же правилам, что и в десятичной арифметике.
Сложение двоичных чисел
 |
Вычитание двоичных чисел
|
Умножение двоичных чисел
 |
Дополнительный код
Если нужно использовать числа со знаком, в ЭВМ используется специальный код. Применение его существенно упрощает аппаратные средства ЭВМ.
Изобразим условно ячейку памяти или регистр ЭВМ.
1 – имеет вес 16 (24).
Для представления знака числа принято соглашение о том, что если старший значащий разряд в числе равен нулю, то число положительное.
В остальных ячейках записывается второе параллельное число. Если старший разряд слова равен 1, то число является отрицательным, а в остальных рядах слова записано двоичное число в дополнительном коде.
Использование дополнительного кода позволяет операцию вычитания заменить сложением.
Выполним преобразование отрицательного числа (-9) в дополнительном коде:
· Преобразуем число 9 в двоичный эквивалент – 00001001. Слева допишем нули, если это необходимо до 8 – разрядного числа.
· Выполним разрядную операцию отрицания с этим числом (проинвертировать число). Операция сведется к замене 0 – 1, а 1 – 0.
Получим:
· 
К полученному числу прибавить 1.
Полученное число является дополнительным кодом отрицательного числа (-9). На это указывает 1 в старшем разряде.
обратные преобразования, записанные в дополнительном коде
Число отрицательное, т.к. на это указывает 1 в старшем разряде.
Выполняем инверсию этого числа: 00110010.
К полученному числу прибавляем 1.
Это число является модулем исходного числа, записанного в дополнительном коде.
Последовательная логика
Все схемы, рассматриваемые ранее, строились на основе комбинационной логике. Для таких схем состояние выхода полностью определяется текущим состоянием выходов, то есть у таких схем отсутствует предыстория (предыдущее состояние не влияет на текущее).
Наличие памяти позволяет строить системы с очень большими возможностями. Под элементом памяти мы будем понимать устройство, которое под действием управляющих сигналов может сохранять свое состояние на выходе неопределенно долгое время, а так же текущее состояние этого элемента неким заданным образом связано с предысторией.
RS – триггер
Многие виды памяти в цифровых системах реализуются на основе триггеров.
Триггер – цифровое устройство с двумя устойчивыми состояниями выхода, причем состояние выхода определяется текущим состоянием входов и предыдущим состоянием триггера. RS – триггер имеет два входа S (Set) и R (Reset), а так же имеет два выхода Q – прямой и - инверсный.
| R | S | Q |  |
 |
На схемах электрических принципиальных RS – триггер изображают:
Если мы говорим, что в триггер записана 1, то это означает, что под действием управляющих входов Q = 1.
Для анализа работы этой схемы удобно пользоваться диаграммой состояния.
Важной особенностью работы триггеров является то, что, как правило, мы не знаем состояние триггера в момент включения, поэтому либо принимаем какие-то специальные меры или если это не важно, то произвольно задаются любым состоянием.
Рассмотрим примеры применения RS – триггера:
Регистры
Это устройство, предназначенное для временного хранения и / или преобразования двоичной информации.
Различают несколько типов регистров:
· Параллельно – параллельное – запись и считывание информации в двоичном параллельном коде.
· Параллельно – последовательное – запись информации в параллельном формате, а считывание в последовательном.
· Последовательно – параллельное – запись в последовательном формате, а считывание в параллельном.
· Последовательно – последовательное – запись проводится в последовательном формате, а считывание в последовательном.
· Универсальные регистры – регистры, которые при помощи управляющих сигналов могут перенастраиваться на любой тип считывания и записи информации.
D – триггер
Существенным недостатком RS – триггера является то, что момент изменения его состояния фактически нам не известен, т.е. его переключение зависит не от нас, а от некого текущего состояния на его входах. Этот недостаток преодолевается с помощью динамических триггеров. Используют 2 типа таких триггеров: D – триггер и JK – триггер.
D – триггер представляет собой устройство имеющее 4 входа и 2 выхода. Его изображают следующим образом:
Входа S и R (установка, сброс) являются входами стандартного RS – триггера, входящего (встроенного) в D – триггер. Эти входа имеют высший приоритет по сравнению с остальными входами триггера. Это означает, что если хотя бы на одном из этих двух входов присутствует уровень логического нуля, то в независимости от того, что в этот момент на других входах D и C, весь триггер работает по правилам обычного RS – триггера. Когда S=R=1 включается собственно D – триггер. D – информационный вход, C – тактирующий. Направление стрелки у С – входа указывает на то, что триггер тактируется (чувствует) передним фронтом тактового импульса. Передний фронт – изменение из низкого уровня в высокий, а задний фронт, наоборот, из высокого в низкий.
Правило работы D – триггера состоит в следующем (S=R=1),что информация (0 или1) присутствует на информационном входе D, записывается в триггер (на Q - выход) в момент появления переднего фронта импульса на тактирующий вход C.
Примеры.
1.)
2.)
Счетный триггер
Образуется из D – триггера, при непосредственном соединении - выхода с D – входом.
На схеме входа S и R некуда не подключены (висят в воздухе). По принятым соглашениям все входа логических элементов, которые никуда не подключены, имеют значения равные 1(S=R=1).
ГТИ – генератор тактовых импульсов – устройство, на выходе которого формируется напряжение прямоугольной формы, амплитуда этого напряжения соответствует уровню логической единицы, а период следования импульсов задается нужным.
Так как в момент включения схемы мы не можем сказать чему равно Q, то для простоты примем Q=0.
В начальный момент времени Q=0, следовательно, =1=D. Передний фронт тактового импульса от ГТИ (t=0) перепишет 1 с D – входа на Q – выход, следовательно, станет равным 0 и равным D. Состояние триггера, до прихода следующего переднего фронта тактового импульса, не изменится. Следующий передний фронт изменит состояние триггера на противоположное. И т.д. – процедура циклически повторяется. Заметим, что период следования импульсов на прямом выходе триггера в два раза больше периода следования импульсов от ГТИ.
Счетчики
Это устройство, которое широко применяется в различных цифровых системах, в том числе и в ЭВМ.
Счетчик – устройство, состояние выхода которого зависит от количества событий на его выходе. Часто состояние выхода равно количеству событий на входе. Различают следующие виды счетчиков:
· На сложение – когда состояние счетчика увеличивается на +1 с каждым новым событием.
· На вычитание - когда состояние счетчика уменьшается на -1 с каждым новым событием.
· Реверсивный счетчик – счетчик, направление счета которого можно изменить, при помощи управляемых сигналов.
Счетчик на сложение
На схеме представлен трехразрядный двоичный счетчик, собранный на трех счетных триггерах таким образом, что каждый следующий триггер тактируется от инверсного выхода предыдущего. Источником событий будем считать тактовые импульсы от ГТИ, а выходом - двоичный параллельный код с прямых выходов триггеров. Причем, младший значащий разряд слева - Q0, а старший справа - Q2.
До начала эксперимента (t=0), кнопка «Сброс» нажата, т.е. на все R – входа подается низкий уровень напряжения Земли. На всех S – входах в это время 1 и по правилам работы RS – триггера (Q0=Q1=Q2=0) следует, что не все - выхода равны 1, следовательно, D – входа равны 1.
| N | Q2 | Q1 | Q0 |
В момент времени t0 кнопку «Сброс» отпускаем, т.е. S=R=1, включаются D-триггера. Передний фронт первого тактового импульса, поступающего на С – вход первого (левого) триггера переписывает 1 с D – входа на Q0 – выход. На уровень изменится из 1 в 0 – это задний фронт и С – вход второго триггера его не ощущает, поэтому 2 и 3 триггера своего состояния не изменят. В результате поступления первого тактового импульса имеем: Q0=1, Q1=0, Q2=0. Второй тактовый импульс перепишет 0 с D – входа на выход Q0, 
изменит свое состояние из 0 в 1 – это передний фронт, который подается на С – вход второго триггера, поэтому 1 с D – входа второго триггера перепишется на Q1 – выход, 
изменит свое состояние из 1 в 0 – задний фронт, поэтому третий триггер своего состояния не изменит. В результате имеем, Q0=0, Q1=1, Q2=0. Нетрудно видеть, что двоичный счетный код на выходе счетчика точно равен количеству (N) тактовых импульсов от ГТИ на входе счетчика.
Длина счетчика – величина, которая указывает на максимальное число, до которого может считать счетчик и определяется количеством счетных триггеров в счетчике. В нашем случае длина счетчика равна 23=8 (2N).
Счетчик на вычитание
Строится так же, как и счетчик на сложение с той лишь разницей, что каждый следующий триггер тактируется не от инверсного выхода предыдущего, а от прямого выхода.
 |
| N | Q2 | Q1 | Q0 |
Реверсивный счетчик
Это такой счетчик, направление счета которого может быть изменено под действием управляющих сигналов. Заметим, что счетчик на сложение отличается от счетчика на вычитание тем, что каждый следующий триггер тактирует не от прямого выхода предыдущего, а от инверсного выхода предыдущего. Т.е. схема реверсивного счетчика должна уметь коммутировать (переключать) тактирующий вход следующего триггера к прямому или инверсному выходам предыдущего.
Схема ключа «Управление» состоит из одного инвертора, 2 элементов 2 – И и одного элемента 2 – ИЛИ. При положении ключа «Управление» нормально замкнутым контакт +5В. На 2 вход верхнего элемента 2 – И поступает 1, а на второй вход нижнего элемента 2 – И через инвертор подается 0. В соответствии с таблицей истинности для элемента 2 – И на выходе нижнего элемента, в независимости от того чему равно «в», будет 0, выход верхнего элемента 2 – И будет равен «а». Докажем это. Если «а»=0, то 
, т.е. «а». Если «а»=1,то 
, т.е. «а». На выходе элемента 2 – ИЛИ будет 0 + «а», т.е. «С» = «а». Если ключ «Управление» переключить, то на 2 верхнем входе элемента 2 - И будет 0 и на выходе его будет 0. На втором входе нижнего элемента 2 – И через инвертор подается 1, следовательно, выход этого элемента будет равен «в». 0 + «в» на элементе 2 – ИЛИ на выходе даст «в» = «С». И в этом случае на С – вход следующего триггера подаются тактирующие импульсы от инверсного выхода предыдущего триггера, счетчик будет работать на сложение.
В качестве коммутирующего элемента использовали элемент 2 – 2И – ИЛИ.
Счетчик заданной длины
Часто бывает необходимо, чтобы счетчик считал не только до числа 2N, где N – количество счетных триггеров в счетчике, а мог бы считать до любого меньшего числа, после чего остановиться или начать счет с нуля.
Рассмотрим, например, счетчик, который считает до 12, после чего сбрасывается и начинает счет заново.
Толстой линией на схеме изображена так называемая ШИНА. Такой способ используется в тех случаях, когда на схеме много соединений, которые если показать сильно затруднят чтение схемы. Шина представляет собой условное обозначение жгута проводников (изолированные друг от друга), каждый из которых присвоен номер на входе и такой же на выходе.
RS – триггер в конце нужен для того, чтобы 4 D – триггера работали одинаково, т.к. они не совершенны и сбрасывают за разное время.
Схема управления этим счетчиком состоит из элемента 4 – И – НЕ и RS – триггера. Входа элемента 4 – И – НЕ подключены к соответствующим прямым или инверсным выходам триггеров счетчика. Т.к. схема 4 – И – НЕ должна срабатывать только на заданной кодовой комбинации (например, 1100), то правила подключения его входов к счетчику следующие: если данный разряд кодовой комбинации =1, то этот вход элемента 4 – И – НЕ подключается к прямому выходу соответствующего триггера; если разряд в числе =0, то соответствующий вход элемента 4 – И – НЕ подключается к инверсному выходу соответствующего триггера.
В примере 2 младших разряда равны 0, поэтому 1-й и 2-й входа элемента 4 – И – НЕ подключены к инверсным выходам 2 триггеров счетчика.
Когда счетчик досчитает до заданного числа (на прямых выходах триггеров считывается заданная кодовая комбинация) за счет правильного подключения 4 – И – НЕ на его входах будет четыре 1, следовательно, на выходе 0. Этот ноль подается на S – вход RS – триггера. На R – входе в это время от ГТИ - 1. Следовательно, на инверсном выходе RS – триггера - 0. Этот 0 подается на все R – входа триггеров счетчика. Если хотя бы один из триггеров изменит свое состояние на противоположное, то на выходах элемента 4 – И – НЕ уже не будет 4-х единиц. Следовательно, на выходе будет 1, т.е. в этот момент времени у RS – триггера S=1 и R=1 по правилам его работы он сохраняет предыдущее состояние. Через некоторое время от ГТИ на R – вход RS – триггера поступит 0 (S=1) и RS – триггер опрокинется, т.е. на инверсном выходе 1, следовательно, на всех R – входах триггеров счетчика 1 и счетчик начинает считать заново.
Линейные дешифраторы
Это устройство, имеющее избирательно реагировать на заданные входные ситуации (события).
Для цифровых систем линейная дешифрация означает, что некой заданной кодовой комбинации на входе будет соответствовать определенная реакция на выходе.
Линейный дешифратор на 10
Выход каждого из элемента 4 – И является соответствующим выходом дешифратора. Например, 1-ый элемент D1 декодирует кодовую (входную) комбинацию 4 нуля, т.е. на его выходе должна быть 1, а на всех остальных выходах дешифратора - 0. Для того чтобы на выходе D1 был 0 необходимо на его входах иметь 4 единицы, поэтому его входа подключены к соответствующим выходам инверторов. Если соответствующий разряд на кодовом входе равен 0, то на некоторый элемент 4 – И мы его подаем через инвертор. Если разряд равен 1, то он подключается к соответствующему элементу непосредственно.
На схемах электрических принципиальных дешифраторы изображают так:
Архитектура ЭВМ
Типовая ЭВМ состоит из пяти основных элементов:
· Устройство ввода – предназначено для ввода информации или управления ЭВМ от внешних устройств (например, клавиатура, мышь).
· Микропроцессор (МП) – центральный процессор – это устройство управления всей ЭВМ и выполнения арифметических и логических операций.
· Постоянное запоминающее устройство (ПЗУ). В нашем случае предназначено для хранения исполненных ЭВМ программ.
· Оперативное запоминающее устройство (ОЗУ) – предназначено для временного хранения данных.
Примечание: и ПЗУ и ОЗУ представлены в виде множества локализованных ячеек памяти. Размер ячейки – это количество БИТ информации, которую можно поместить в ячейку памяти или прочитать из нее.
· Устройство вывода - предназначенного для передачи данных и управления внешними по отношению к ЭВМ устройствами (экран монитора, принтеры и т.д.)
Для организации взаимодействия и управления всеми устройствами ЭВМ в нее включены три шины:
1. шина адреса (ША) – выбирает (указывает) ячейку памяти или адрес портов ввода-вывода. В зависимости от количества ячеек памяти и устройства ввода-вывода (УВВ) ША бывают 16, 32, 64 и т.д. разрядов.
2. линия управления (ЛУ) - представляет из себя шину, состоящую из нескольких проводов, на каждом из которых формируются управляющие сигналы, обеспечивающие необходимую временную последовательность работы всех устройств ЭВМ.
3. шина данных (ШД) – является двунаправленной и служит для передачи данных в МП или из него.
Работа ЭВМ
Рассмотрим пример типовой процедуры в ЭВМ:
1. Нажатие клавиши «А».
2. Размещение буквы «А» в памяти.
3. Воспроизведение буквы «А» на экране дисплея.
Процедура «ввод – размещение – вывод» является типичной. Аппаратные средства, используемые для реализации этой процедуры, довольно сложны и нами, в данный момент, рассматриваться не будут. Однако, анализ процесса передачи данных поможет понять роль различных устройств, составляющих систему, а так же, самое важное, укажет на порядок правила и последовательность выполнения действий в ЭВМ.
Текущими командами в ПЗУ являются:
· Ввести (INPUT) данные через порт 1
· Разместить (STORE) данные, поступающие из порта 1 в ячейку памяти с адресом 200.
· Вывести данные (OUTPUT) через порт 10.
Приведенная программа содержит 3 команды, а в программной памяти (ПЗУ) имеется 6 команд. Это вызвано тем, что команды делятся на 2 части, например, первая часть кома<