Динамические параметры логических элементов

Параметры, зависящие от времени, называются динамическими. Ос­новными из них являются (Рис. 5.3):

t^1,0_зд.р – время задержки распространения сигнала при включении ЛЭ ;

t^0,1_зд.р – время задержки распространения сигнала при выключении ЛЭ. Часто пользуются усредненным параметром - средним временем задержки ЛЭ, определяемом как

t_{зд.р.ср.} = (t^1,0_зд.р + t^0,1_зд.р)/2;

t^1,0 – длительность отрицательного фронта (спада) выходного импульса напряжения;

t^0,1 – длительность положительного фронта (нарастания) импульса вы­ходного напряжения;

t_зд.вкл – время задержки включения ЛЭ ;

t_{зд.выкл} – время задержки выключения ЛЭ.

Методика определения этих параметров поясняется рис. 5.3, на котором показаны импульсы на входе и выходе инвертора.

К динамическим параметрам относятся также максимальная рабочая частота F_мах, при которой сохраняется работоспособность ЛЭ, и динамиче­ская мощность Р_дин. Эта мощность обусловлена расходом энергии источника питания на перезарядку паразитных емкостей, пересчитанных к выходу ЛЭ, при его переключениях из 0 в 1 и из 1 в 0. С ростом частоты значение Р_дин увеличивается.

Рисунок 5.3 Динамические параметры ЛЭ

Ряд параметров учитывает как статику, так и динамику. Такие параметры называются интегральными. К ним относятся полная потребляемая мощность

P_пот = P_ср + P_дин

и работа или энергия переключения

А_пер = P_пот t_зд.р.ср.

При заданной технологии и схемотехнике (т. е. при заданном значении А_пер) можно создавать различные серии ИМС, обладающие либо высоким быстродействием (малое t_зд.р.ср) и большой потребляемой мощностью, либо низ­ким быстродействием и малой потребляемой мощностью.

Риснок 5.4 Соотношение средней и динамической мощности ЛЭ

Таким образом, увеличение быстродействия ЛЭ при заданной техноло­гии и схемотехнике неизбежно сопровождается увеличением потребляемой мощности.

По соотношению P_ср и P_дин все элементы цифровых интегральных схем (ЦИС) подразделяются на две группы. К первой группе относятся элементы, у которых P_ср>>P_дин. У таких элементов в некотором диапазоне частот наблюдается слабая зависимость P_пот от частоты (рис. 5.4). Ко второй группе относятся элементы у которых P_ср << P_дин. Для этих элементов зависимость P_пот от частоты близка к линей­ной. Элементы второй группы являются более совершенными, так как у них сведен до мини­мума расход мощности в статическом режиме (например, в режиме хранения информации).

Энергия переключения характеризует уровень развития технологии, схемотехники и качество ИМС. По мере их совершенствования значение параметра А_пер (измеряется в пикоджоулях) уменьшается примерно на 1,5 порядка в десятилетие. Для ЛЭ микросхем малой и средней степени интеграции А_пер = 1 … 10 пДж, а для ЛЭ в БИС и СБИС А_пер = 0,01 … 1 пДж.

Помимо статических, динамических и интегральных параметров элементы ЦИС харак­теризуются также схемотехническими и конструктивными параметрами:

u коэффициентом разветвления по выходу К_раз – максимальным числом единичных нагрузок, которые можно одновременно подключить к выходу эле­мента. Под единичной нагрузкой подразумевается один вход базового элемента этой же серии. Чем больше значение К_раз, тем меньшее число ЛЭ потребуется для построения сложного цифрового устройства. Однако с ростом К_раз снижаются помехоустойчивость и быстродействие. Уменьшение помехоустойчивости ЛЭ на биполярных транзисторах происходит из-за увеличения выходных токов при увеличении числа подключённых нагрузок вследствие снижения уровня напряжения U¹ и повышения уровня напряжения U⁰. Снижение быстродействия обусловлено увеличением ёмкости нагрузки. Поэтому в одной серии микросхем малой, средней и большой степени интеграции содержатся ЛЭ, имеющие К_раз = 4 … 25;

u коэффициентом объединения по входу К_об, равным числу входов ЛЭ. С увеличением значения этого коэффициента расширяются логические возможности элементов, однако при этом ухудшается их быстродействие. Поэтому число входов большинства ЛЭ не превышает 3 … 4, а при необходимости увеличения числа входов применяют специальные ЛЭ – расширители;

u типом и габаритами корпуса;

u количеством выводов корпуса;

u надежностью, определяемой интенсивностью или частотой отказов

l = n/(NT)

где: N – общее число элементов, подвергающихся испытанию;

Т – время испы­таний;

n – число элементов, вышедших из строя за время испытания. Для современных ИМС l = (10^-7…10^-9)·ч^-1.

Все параметры ИМС зависят от температуры. Поэтому указывают диа­пазон температур Т_min … Т_max, в пределах которых отклонения параметров от их номинальных значений не превышают допустимые. Обычно Т = -60 ... +125°С, а для ИМС, предназначенных для работы в менее жестких условиях, Т = -10 ... +70°С.

К технико-экономическим параметрам относятся: стоимость ИМС; про­цент выхода годных ИМС при изготовлении; степень интеграции; функцио­нальная сложность, характеризующая число условных логических преобразо­ваний, выполняемых ИМС.

Диодно-транзисторная логика

Входная логика диодно-транзисторного ЛЭ (ДТЛ) образована ЛЭ диодно-резисторной логики, а выходным каскадом является инвертор на биполярном транзисторе, выпол­няющий функцию НЕ и работающий в режиме электронного ключа. Поскольку режим работы транзистора определяется напряжением на эмиттерном переходе, то для анализа схем, содержащих биполярные транзисторы, удобно пользоваться не реальной, а аппроксимированной ВАХ эмиттерного перехода (рис. 5.5). Напряжение U_БЭз » 0,6 В называется напряжением запирания (отпирания) транзистора или порогом отпирания. При U_БЭ £ U_БЭз транзистор считается закрытым и токи его электродов отсутствуют (I_Б = I_К = I_Э = 0). При U_БЭ > U_БЭз транзистор открыт и может находится в активном режиме или режиме насыщения. В этих режимах работы транзистора изменения токов его электродов происходят при незначительном изменении напряжения U_БЭ. В большинстве случаев можно считать, что на­пряжение на эмиттерном переходе транзистора, находящегося в активном ре­жиме U_БЭо или режиме насыщения (U_БЭ.нас) одинаковы и составляют 0,7 ... 0,8 В. Транзистор, находящийся в режиме насыщения, имеет наименьшее сопротивление между электродами коллектор - эмиттер (R_КЭнас не превышает 10 ... 15 Ом) и наименьшее напряжение между этими электродами: U_КЭнас = 0,1 ... 0,4 В.

Рисунок 5.5 Вольтамперная характеристика p-n перехода

Параметры ЛЭ ДТЛ во многом определяются парамет­рами выходного каскада (инвертора), поэтому целесооб­разно рассмотреть физические процессы, происходящие в ин­верторе, работающем в режиме электронного ключа.

Схема базового логического элемента ДТЛ с простым инвертором при­ведена на рис. 5.6a. Работает он следующим образом.

Рисунок 5.6 Логический элемент ДТЛ

Если на оба входа поданы напряжения высокого уровня U_вх1 = U_вх2 = = U¹, то оба входных диода VD1 и VD2 закрыты. Ток, протекающий от источни­ка питания Е_п по цепи +Е_п ® R1 ® VD3 ® VD4 ® R2 ® корпус (-Е_п), создает на резисторе R2 напряжение, переводящее транзистор VT выходного каскада в режим насыщения, и на выходе ЛЭ появляется напряжение низкого уровня U_вых = U⁰ £ 0,4 В. Если хотя бы на один из входов подано напряжение низкого уровня (например U_вх1 = U⁰), то соответствующий входной диод (VD1) откры­вается, и ток от источника питания протекает через резистор R1 и открытый диод (VD1). В точке А создается низкое напряжение U_А = U_д.о1 + U⁰_вх1 £ 1 В, и диоды VD3 и VD4, называемые диодами смещения, оказываются закрытыми. Потенциал базы транзистора VT понижается до значения U_БЭ < U_БЭз, и он пе­реходит в режим отсечки. На выходе ЛЭ устанавливается напряжение высоко­го уровня U_вых = U¹ » Е_п. Таким образом, рассмотренный базовый ЛЭ в ПЛ реализует операцию И-НЕ и обозначается, как показано на рис. 6.2б.

Резистор R2 (рис. 5.6а) способствует рассасыванию избыточного за­ряда, накопленного в базе транзистора VT, при переходе VT из насыщенного состояния в закрытое, и обеспечивает его запирание при низком напряжении хотя бы на одном из входов ЛЭ.

Для осуществления более надежного запирания транзистора нижний вывод резистора R2 иногда подключают не к корпусу, как показано на рис. 5.6а, а к дополнительному отрицательному источнику смещения Е_см » - 0,5 В.

При U_вх = U⁰_пор входные диоды VD1, VD2 и диоды смещения VD3, VD4 открыты, а транзистор VT закрыт, но напряжение на его эмиттерном переходе, создаваемое током диодов смещения на резисторе R2, близко к порогу отпирания транзистора U_БЭз. Следовательно, для этого случая справедливым является уравнение

U⁰_пор + U_вх.д.о = U_д.о3 + U_д.о4 + U_БЭз,

или

U⁰_пор = U_д.о3 + U_д.о4 + U_БЭз - U_вх.д.о.

При U_вх = U¹_пор диоды смещения и транзистор открыты, а входные диоды ещё закрыты, но напряжения на них близки к пороговому U_вх.д.з, т.е.

U¹_пор + U_вх.д.з = U_д.о3 + U_д.о4 + U_Бэо.

Из этого уравнения следует

U¹_пор = U_д.о3 + U_д.о4 + U_БЭз - U_вх.д.з

Технология изготовления базового элемента ДТЛ такова, что падение напряжения на открытых входных диодах VD1 и VD2 меньше, чем на открытых диодах смещения VD3 и VD4. Благодаря этому увеличивается помехозащи­щенность таких ЛЭ.

Например, если известно, что падения напряжений на открытых диодах смещения U_д.оз= U_д.оч = 0,8 В, на открытых входных диодах U_вх.д.о = 0,7 В, пороговое напряжение диодов и транзисторов U_д.з = U_БЭз = 0,6 В (рис. 6а), то пороговые напряжения ЛЭ ДТЛ будут равны:

U_Вх⁰_пор = U_д.оз + U_д.оч + U_БЭз – U_Вх.д.о = 0,8+0,8+0,6-0,7=1,5 (В),

U_Вх¹_пор = U_д.оз + U_д.оч + U_БЭз – U_Вх.д.з = 0,8+0,8+0,6-0,6=1,6(В).

С ростом частоты переключе­ний транзистора на форму выходных импульсов заметное влияние оказы­вает емкость нагрузки С_н, включающая в себя выходную емкость инвертора, емкость монтажа и входную емкость нагрузочного элемента. До момента времени t₁ (рис. 5.7) транзистор открыт и насыщен, напряжение на его выходе имеет низкий уровень U⁰ =U_КЭнас » 0,2 В. До этого же уровня разряжена и ем­кость С_н, т.е. U_Сн » 0,2 В. В момент t₁ напряжение U_БЭ уменьшается до уров­ня, не превышающего напряжения запирания транзистора U_БЭз = 0,6 В. Тран­зистор закрывается, и начинается зарядка емкости С_н током i_зар по цепи: +Е_п®R_к® С_н (-Е_п).

Рисунок 5.7 Временная диаграмма работы элемента ДТЛ

По мере зарядки напряжение на емкости С_н (следовательно и на выходе элемента) увеличивается по экспоненциальному закону до значения, близкого к Е_п. Постоянная времени цепи зарядки емкости С_н определяется как t_зар = R_кС_н. Происходит формирование положительного фронта выходного импульса t⁺_ф, которое заканчивается к моменту времени t₂. При этом длительность положительного фронта определяется формулой t⁺_ф = t^0,1 = (2...3) t_зар. В момент времени t₃ транзистор снова открывается. Ем­кость С_н начинает разряжаться через переход коллектор - эмиттер открывше­гося транзистора. Поскольку в интервале времени от t₃ до t₄ транзистор нахо­дится в активном режиме, то в виду пологости его выходных характеристик разрядка емкости С_н осуществляется примерно постоянным коллекторным то­ком i_раз = I_К = bI_Б, где I_Б – ток базы, который определяется формулой

I_Б = I_д.см - I_R2.

В этой формуле I_д.см - ток, протекающий через диоды смещения VD3 и VD4 и равный

I_д.см = (Е_п - U_д.о3 - U_д.о4 - U_БЭо) / R₁ ,

I_R2 - ток, протекающий через резистор R2:

I_R2 = U_БЭо / R2

или

I_R2 = (U_БЭо - Е_см) / R₂,

если нижний вывод резистора R2 подключен не к эмиттеру транзистора, а к источнику отрицательного напряжения Е_см. В момент времени t₄ транзистор переходит в режим насыщения и разрядка емкости С_н прекращается. Дли­тельность отрицательного фронта t ^-_ф определяется формулой:

t ^-_ф = Е_пС_н / I_К

Обычно t ⁺_ф > t ^-_ф, что является одним из недостатков простого инверто­ра. Для простого инвертора R¹_вых = R_К, а R⁰_вых = R_КЭнас. Типовыми значениями величин R_К и R_КЭнас являются R_К = (0,5 ... 2) кОм, R_КЭнас = (5 ... 20) Ом, по­этому К¹_раз < К⁰_раз, что является вторым существенным недостатком простого инвертора.

Процесс зарядки и разрядки емкости С_н при переключениях транзисто­ра сопровождается дополнительным потреблением энергии от источника пи­тания Е_п. При этом потребляемая транзистором мощность (динамическая) оказывается больше, чем статическая (т.е. когда ключ открыт или закрыт).

Примем t ⁺_ф = t ^-_ф = t_ф и i_зар = i_раз = i_К. Тогда за время одного переключе­ния в транзисторе выделится энергия

А_пер = .

Если принять, что за время переключения ток i_К изменяется по линейному закону

I_К(t) = I_Кнасt / t_ф ,

то

U_КЭ(t) = Е_п - I_Кнасt / t_фR_к – I_кнасR_кt/t_ф.

Считая I_Кнас = Е_п / R_к , получим

А_пер =

или, после осуществления преобразований,

А_пер = .

Расход энергии за один цикл (замыкание и размыкание) составит А_пер, а мощность, выделяющаяся в транзисторе,

P_пер = = ƒ,

где период коммутации.

Из данного выражения следует, что выделяемая мощность в транзисторе ключевой схемы тем больше, чем больше частота переключений. Поскольку должно соблюдаться условие P_пер £ P_max, то можно определить максимальную (с точки зрения нагрева транзистора) частоту пере­ключений

.

Данное выражение показывает, что для увеличения быстродействия ЛЭ формируемые сигналы должны обладать крутыми фронтами, т.е. иметь малые значения t ⁺_ф и t ^–_ф.

С целью увеличения нагрузочной способности ЛЭ ДТЛ разработаны различные варианты их модификаций. На рис.5.8а показан ЛЭ ДТЛ, в котором один из диодов смещения заменен транзистором. Эмиттерный переход этого транзистора выполняет роль смещающего диода, а сам транзистор усиливает базовый ток инвертора на VT2. Этот ток возрастает с уменьшением коэффи­циента деления g, но при этом улучшение нагрузочной способности элемента сопровождается увеличением степени насыщения S транзистора и увеличе­нием времени рассасывания. Оптимальное значение g, определяемое из ус­ловия минимума времени задержки выключения (t_выкл), составляет 0,6... 0,7.

Рисунок 5.8 Улучшение нагрузочных параметров элемента ДТЛ

Более эффективно нагрузочную способность ЛЭ ДТЛ можно повысить при использовании сложного инвертора, как показано на рис. 5.8б. Сложный инвертор состоит из фазоинверсного (фазоразделительного или фазорасщепляющего) каскада, выполненного на элементах VT1, R3, R4, и выходного усилителя (VT2, VT3, R5, VD3). При высоких уровнях напряжения на всех вхо­дах транзистор VT1 насыщен и через него протекает ток I_Кнас1. Эмиттерный ток этого транзистора создает на резисторе R4 напряжение, достаточное для перевода транзистора VT3 также в режим насыщения, и на выходе схемы ус­танавливается напряжение низкого уровня U⁰_вых » 0,2 В. Благодаря диоду VD3 транзистор VT2 оказывается при этом надежно закрытым, т.к. между его базой (точка b) и выходом схемы (точка d) действует напряжение U_b - U_d = U_КЭнас1 + U_БЭнас3 - U_КЭнас3 » 0,2 + 0,8 – 0,2 = 0,8 В, недостаточное для отпирания двух последовательно включенных ЭДП - эмиттерного VT2 и диода VD3.

Таким образом, при U_вых = U⁰ в выходной цепи ЛЭ со сложным инвер­тором ток через транзистор VT2 не протекает (при отсутствии нагрузки).

Если хотя бы на один из входов ЛЭ подано напряжение низкого уровня, транзистор VT1 закрыт и U_R4 » 0. Это приводит и к запиранию VT3. Потенциал точки b повышается почти до напряжения +Е_п, что приводит к отпиранию транзистора VT2. При отсутствии нагрузки ток выходной цепи I_Э3 » 0. При под­ключении нагрузки транзистор VT3 работает в активном режиме и на выходе устанавливается напряжение высокого уровня

U¹_вых = Е_п – R3 I_н / (1+b₂) – U_БЭо2 – U_до3.

В этой формуле b₂ – коэффициент передачи тока базы транзистора VT2.

В нормальных условиях при Е_п = +5 В, это напряжение составляет » 3,6 В, а в наихудших условиях эксплуатации не должно быть менее 2,4 В.

При переключении ЛЭ из режима 0 в режим 1 после запирания VT1 транзистор VT2 отпирается сразу, а транзистор VT3, находившийся до этого в режиме насыщения, остается открытым в течение времени t_раc, пока в его ба­зе не исчезнет избыточный заряд. В течение этого времени через VT2 и VT4 протекает значительный сквозной ток. Для ограничения силы этого тока слу­жит резистор R5, который также предотвращает выход ЛЭ из строя при слу­чайном замыкании выхода на корпус.